支持1588協(xié)議功能的40G高速以太網(wǎng)接口設(shè)計(jì).pdf

1、隨著生活水平的飛速提高，社會對以太網(wǎng)帶寬的要求越來越高。2013年10月電氣與電子工程師協(xié)會（Institute of Electrical and Electrical Engineers，IEEE）發(fā)布了IEEE802.3ba協(xié)議，這標(biāo)志著在理論上單塊以太網(wǎng)接口帶寬從一開始的低于1Gbps（Gigabits/Second）上升到了40Gbps乃至100Gbps。1EEE802.3ba之前的協(xié)議描述了10Gbps及其以下帶寬的接口，在

2、設(shè)計(jì)數(shù)據(jù)鏈路層（Media Access Control，MAC）和物理編碼子層(Physical Coding Sublayer, PCS)之間的邏輯接口時，由于邏輯接口所需頻率在實(shí)際工程允許范圍內(nèi)，所以按照協(xié)議描述完全可以實(shí)現(xiàn)，但是針對帶寬為40Gbps和100Gbps速率的接口，協(xié)議描述的接口需求頻率超出了實(shí)際工程承受范圍。這樣，對高速以太網(wǎng)接口協(xié)議實(shí)現(xiàn)方案的改善就成為了接口設(shè)計(jì)的關(guān)鍵。
　　本文首先研究了分組傳送網(wǎng)(Pac

3、ket Transport Network, PTN)大環(huán)境，描述基于PTN環(huán)境中高速以太網(wǎng)接口的設(shè)計(jì)方案;然后，根據(jù)IEEE802.3ba協(xié)議，給出協(xié)議描述原始設(shè)計(jì)的整體架構(gòu)，通過分析比較得出MAC層和PCS層之間的介質(zhì)無關(guān)接口(40 Gigabit Media Independent Interface，XLGMII)頻率過高從而導(dǎo)致可實(shí)現(xiàn)性降低的結(jié)論，給出改善方案的整體架構(gòu);最后詳細(xì)描述架構(gòu)中各子模塊的設(shè)計(jì)，設(shè)計(jì)中加入1588協(xié)議

4、標(biāo)準(zhǔn)時間戳(TimeStamp,TS)功能。通過搭建驗(yàn)證平臺進(jìn)行單元級驗(yàn)證，給出驗(yàn)證模塊的波形;進(jìn)行設(shè)計(jì)接口的整體驗(yàn)證，給出接口整體仿真波形圖;在單元級和模塊級驗(yàn)證完成后，將代碼下載到FPGA板上進(jìn)行板級驗(yàn)證，給出通過思博倫觀測得到結(jié)果的截圖。
　　通過System Verilog語言搭建針對整個設(shè)計(jì)的驗(yàn)證平臺，通過思博倫觀測接口實(shí)現(xiàn)的功能結(jié)果，通過結(jié)果表明，本文提供的設(shè)計(jì)能實(shí)現(xiàn)在上層頻率333MHz和接口頻率156.25MHz時