多通道ADC全數字后臺校準算法的研究和實現.pdf

1、ADC作為連接模擬域和數字域的橋梁,在消費電子、通信、計算控制、儀器儀表等系統中應用廣泛。其中,多通道時間交叉ADC采用多個子通道并行工作,具有很高的采樣速率,得到眾多高速用戶的青睞。然而,受工藝等因素的影響,多通道時間交叉ADC各通道間不可避免地存在各種失配誤差,這嚴重降低了系統的動態(tài)性能。
　　本文研究高性能多通道時間交叉ADC的數字輔助校準技術及其實現。文中針對14位多通道時間交叉ADC的劈分校準結構,分析建立了其失配誤差模

2、型,研究實現了基于該結構的后臺數字校準算法。其中在校準采樣時間失配誤差時,分別研究了一階校準算法、高階校準算法及一階級聯校準算法并比較了它們在低頻和高頻輸入時的表現。
　　一階校準算法采用LMS濾波器自適應地估計時間失配誤差,根據輸出的泰勒展開多項式對輸出結果作一階誤差項補償以實現校準。同理,高階校準是對輸出泰勒展開式作高階誤差項補償。在此基礎上,本文利用一階級聯校準技術,對輸出的相鄰點分別作一階校準,使用校準后的輸出結果計算出一

3、階導數,并利用該導數對前一時刻的輸出結果作一階補償。仿真結果表明,低頻輸入時,三者效果相當;高頻輸入時,在同樣的輸入和誤差下,一階校準補償后有效位為10位左右,高階校準為11.5位,而一階級聯校準達到了13.5位。
　　本文首先使用MATLAB完成了校準算法的功能設計和驗證,并以此為黃金模型進一步用Verilog HDL實現了算法的RTL級設計,并用Modelsim驗證了電路的硬件功能。最后,利用邏輯綜合工具實現了算法的ASIC結