ADC動(dòng)態(tài)參數(shù)估算算法的優(yōu)化與實(shí)現(xiàn).pdf

1、ADC的傳統(tǒng)測(cè)試方法主要是利用直方圖測(cè)試和動(dòng)態(tài)測(cè)試計(jì)算靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)指標(biāo)，需經(jīng)過兩次測(cè)試過程獲得所有性能指標(biāo)，測(cè)試成本高。因此，開始研究靜態(tài)參數(shù)與動(dòng)態(tài)參數(shù)之間的關(guān)系試圖通過一次測(cè)試測(cè)得所有性能參數(shù)?；陟o態(tài)測(cè)試估算動(dòng)態(tài)參數(shù)方法，即動(dòng)態(tài)參數(shù)估算算法，能夠通過一次靜態(tài)測(cè)試過程得到靜態(tài)以及動(dòng)態(tài)參數(shù)指標(biāo)。與傳統(tǒng)測(cè)試方法相比，在保證測(cè)試精度的前提下，節(jié)約了測(cè)試成本。
　　對(duì)于原估算算法，即基于INL估算動(dòng)態(tài)參數(shù)方法需要非常精確的INL值

2、以保證估算精度，即要求利用大量采樣點(diǎn)數(shù)進(jìn)行精確的直方圖測(cè)試，使得測(cè)試時(shí)間大大增加。而且，此方法認(rèn)為噪聲僅來(lái)源于量化噪聲，沒有充分考慮到實(shí)際ADC電路噪聲來(lái)源的復(fù)雜性，使得動(dòng)態(tài)參數(shù)估算不準(zhǔn)確。本文針對(duì)這些不足之處對(duì)原估算算法進(jìn)行優(yōu)化，即直接通過對(duì)靜態(tài)測(cè)試所采集的靜態(tài)碼值進(jìn)行數(shù)據(jù)處理，使其能夠進(jìn)行頻譜分析進(jìn)而得出動(dòng)態(tài)參數(shù)指標(biāo)。此優(yōu)化算法將直方圖測(cè)試和估算動(dòng)態(tài)參數(shù)測(cè)試分為兩個(gè)獨(dú)立的過程，不需要基于精確的INL進(jìn)行計(jì)算，節(jié)省測(cè)試時(shí)間，并且能夠從

3、頻譜中得到所有參數(shù)指標(biāo)以及噪聲成分，可以更準(zhǔn)確的估算得到動(dòng)態(tài)參數(shù)指標(biāo)。此優(yōu)化算法的具體數(shù)據(jù)處理過程為首先對(duì)靜態(tài)碼值進(jìn)行等間隔提取，得到能夠進(jìn)行頻譜分析所需的少量輸出碼值，以減少計(jì)算時(shí)間。然后，通過最小二乘擬合法得出沒有截?cái)嗟妮敵龃a值，消除增益誤差影響。最后，通過頻譜分析計(jì)算得到動(dòng)態(tài)參數(shù)指標(biāo)。此外，基于優(yōu)化的測(cè)試算法本文利用移動(dòng)平均濾波器對(duì)直方圖測(cè)試進(jìn)行優(yōu)化，以達(dá)到優(yōu)化整體測(cè)試時(shí)間的目的。本文應(yīng)用實(shí)際ADC芯片，即ADI公司生產(chǎn)的AD92

4、58芯片搭建測(cè)試平臺(tái)驗(yàn)證算法的有效性。實(shí)驗(yàn)結(jié)果表明，利用優(yōu)化算法計(jì)算所得的最大INL估算誤差為0.186LSB，SINAD、THD、SFDR、ENOB估算誤差分別為0.211dB、0.159dB、0.119dB、0.035。與原估算算法相比，優(yōu)化算法所得SINAD和ENOB的估算精度提高了0.343dB和0.057。與傳統(tǒng)ADC測(cè)試方法相比，測(cè)試時(shí)間減少了50.769％。
　　本文所述優(yōu)化的動(dòng)態(tài)參數(shù)估算算法，能夠廣泛應(yīng)用于數(shù)模混合