動態(tài)可重構FPGA的電路測試技術研究.pdf

1、隨著基于SRAM的FPGA的集成度的提高，使得能夠在較短的開發(fā)周期內實現(xiàn)復雜的電路。但是在對安全性有嚴格要求的應用領域，如航空，航天，基于SRAM的FPGA不能保證足夠可靠。主要障礙在于在這種環(huán)境下面，F(xiàn)PGA對于輻射很敏感。國內外有很多關鍵應用都要求使用可靠性的技術，同時又要求使用FPGA實現(xiàn)系統(tǒng)設計，以達到節(jié)省體積，方便維護的目的。FPGA易受外界環(huán)境干擾，需要采用特殊的設計方法，以達到高可靠性和可測性的目的。 現(xiàn)有的容錯技

2、術大部分是基于輻射加固器件和芯片級三模冗余的故障掩蓋技術。輻射加固和三模冗余技術成本高，沒有完全利用FPGA的可重構特性。采用具有動態(tài)重構技術的FPGA可以節(jié)省功耗，提高性能。動態(tài)重構計算系統(tǒng)可以實現(xiàn)在線診斷，故障容錯和可靠性。可重構計算技術結合了生產標準化和應用定制化的特點，將是未來很長一段時間內計算機系統(tǒng)結構領域的發(fā)展方向。 本論文研究的課題來源于863計劃項目，本設計采用雙模冗余和BIST測試的故障檢測方法，使用FPGA內

3、嵌處理器控制FPGA配置的動態(tài)自重構技術，實現(xiàn)了容錯系統(tǒng)。具有可適用于多種類型電路，在線檢測響應速度快，電路檢測故障覆蓋率高，自修復等特點。 本文首先討論了課題的研究背景和意義，易受干擾的FPGA結構，以及故障檢測方法和故障恢復方法的發(fā)展現(xiàn)狀和趨勢，并介紹了動態(tài)重構技術原理，然后重點闡述了基于雙冗余和BIST測試的故障檢測方法，包括具有BIST功能的被測電路設計和電路控制模塊設計。然后重點闡述了基于嵌入式處理器的FPGA動態(tài)自重