基于FPGA的可重構系統(tǒng)及CAD技術研究.pdf

1、可重構計算同時具有軟件的靈活性和硬件的高性能，是一種新型的計算模式，目前已成為一個研究熱點。由于可重構計算的研究仍處于發(fā)展階段，還面臨很多問題需要解決，如在可重構應用設計過程中，缺乏便捷、通用的計算機輔助設計工具來將應用設計映射到可重構系統(tǒng)，包括任務劃分、映射等。此外，如何縮短系統(tǒng)重構時間，提高可重構系統(tǒng)性能是可重構計算所面臨的一個關鍵問題。
　　 本文針對這些問題開展研究，并主要完成了以下工作：
　　 (1)采用Xil

2、inx公司支持二維區(qū)域部分可重構的Virtex-4 FPGA，設計了一個可重構系統(tǒng)硬件平臺，作為研究面向可重構系統(tǒng)的操作系統(tǒng)和其他應用的硬件基礎。本論文詳細介紹了該硬件平臺的功能結構、配置方法、以及系統(tǒng)的體系結構和系統(tǒng)開發(fā)流程。
　　 (2)針對可重構計算中的硬件任務劃分問題，提出一種概率構造算法與遺傳算法融合的算法，通過引入表示劃分結果多樣性的度量方法，利用概率構造算法產生具有多樣性的較優(yōu)的初始群體，并在此基礎上利用遺傳算法尋

3、求最優(yōu)解。實驗表明，該算法在求解質量上高于列表算法；在同等解質量的情況下，比隨機產生初始群體的遺傳算法運行時間提高一倍以上，并且劃分問題規(guī)模越大，優(yōu)勢越明顯。
　　 (3)基于FPGA的可重構系統(tǒng)的重構時間與配置文件的大小直接相關，為了縮短系統(tǒng)重構時間，從布局的角度提出了一種縮小FPGA配置文件的算法。該算法是針對基于查找表的FPGA，并在VPR布局算法的基礎上進行改進。該算法除了考慮減少連線長度和關鍵路徑延時之外，還通過將前一

4、個電路的查找表配置信息引入到布局算法的價格函數(shù)中，以盡量減少前后兩個電路在FPGA中布局后所對應的查找表配置信息的差異。實驗結果表明，當采用差量配置方式對FPGA進行配置時，該算法能縮小整個差量配置文件的長度，從而縮短系統(tǒng)重構時間。
　　 (4)為了縮短基于FPGA的可重構系統(tǒng)重構時間，提出了一種在差量配置模式下縮小FPGA配置文件的布線算法。在經典的FPGA布線算法考慮的主要因素(提高布線資源的利用率和減少關鍵路徑延時)之外，