深亞微米下統(tǒng)計靜態(tài)時序分析算法研究.pdf

1、隨著集成電路特征尺寸的持續(xù)縮小，大規(guī)模集成電路芯片工藝的精確控制變得越來越困難，這就會造成工藝參數(shù)的較大變化，進而改變其電氣參數(shù)，因此對集成電路性能的精確預(yù)測變成了一個極富挑戰(zhàn)性的任務(wù)。時序分析是評價電路性能的一個有效手段，傳統(tǒng)的時序分析方法主要利用多工藝角技術(shù)進行最差情形延時估算，忽略了工藝參數(shù)變化的統(tǒng)計學(xué)性質(zhì)。由于芯片內(nèi)部工藝參數(shù)變化的影響日益增長，這些傳統(tǒng)的方法會導(dǎo)致愈發(fā)悲觀的性能評估結(jié)果，這就為統(tǒng)計靜態(tài)時序分析（SSTA）的發(fā)展

2、提供了契機。為解決SSTA精度不高和工藝參數(shù)多的問題，本論文提出了改進的工藝參數(shù)空間關(guān)系分布模型算法，同時提出了基于支持向量機（SVM）的主參數(shù)選擇算法。
　　傳統(tǒng)的空間關(guān)系分布模型算法沒有考慮芯片工藝參數(shù)相互作用的權(quán)重大小。為了提高算法在分解空間關(guān)系方面的精確性，論文對片間和片內(nèi)工藝參數(shù)分別進行了截尾高斯分布數(shù)學(xué)建模，分析了標準四叉樹模型下芯片網(wǎng)格塊間的位置關(guān)系，建立多層分布下的高斯空間關(guān)系函數(shù)方程組求得片內(nèi)相鄰、次鄰塊間影響的

3、擬合權(quán)重系數(shù)，對相應(yīng)的網(wǎng)格塊進行賦權(quán)并分解工藝參數(shù)的非獨立空間關(guān)系，使得待分析設(shè)計（DUA）中各有效路徑上的門及互連延時都能用獨立隨機變量線性和的形式表征，從而便于獲取電路延時變化的統(tǒng)計學(xué)特征。
　　在主參數(shù)選取方面，論文算法采用SVM技術(shù)處理不同工藝參數(shù)對應(yīng)的獨立隨機變量基的集合，通過求解凸二次優(yōu)化問題，最大限度地去除延時線性表達式中次要的基，提取需要關(guān)心的那部分工藝參數(shù)成分，大幅度減小傳統(tǒng)時序分析的遍歷函數(shù)模塊所需處理的數(shù)據(jù)量

4、，最后遍歷統(tǒng)計時序圖獲取關(guān)鍵路徑輸出過渡時間的概率密度函數(shù)等統(tǒng)計學(xué)數(shù)據(jù)，預(yù)測工藝參數(shù)變化下的電路延時。
　　論文基于賦權(quán)四叉樹分解取獨以及SVM分類篩選機制有效降低了片內(nèi)非獨立空間關(guān)系分析的復(fù)雜性，新算法的復(fù)雜度最好的情況下能達到O((Ng+NI)p4n)，其中Ng和NI分別是DUA中門的數(shù)量、互連的數(shù)量，p是考慮的工藝參數(shù)的數(shù)量，n是改進四叉樹模型中總的分層數(shù)。由于在四叉樹模型中總的網(wǎng)格塊個數(shù)是以指數(shù)倍增長的，不大的分層數(shù)就可以