Garfield系列處理器的NAND控制器設(shè)計.pdf

1、近年來,便攜式的消費(fèi)類電子產(chǎn)品發(fā)展迅速,基于該類型平臺的應(yīng)用程序和多媒體資源也百花齊放。因此,對產(chǎn)品的存儲器容量和存儲器讀寫性能提出了更高的要求。NAND FLASH具有體積小、功耗低、速度快及抗震動等優(yōu)異特性,使得采用NAND FLASH作為便攜式產(chǎn)品的存儲介質(zhì)成為可能,而隨著NANDFLASH容量的不斷增大、成本的不斷降低,目前已經(jīng)被廣泛應(yīng)用于便攜式產(chǎn)品的方案中。伴隨著NANDFLASH芯片的發(fā)展,控制其正常工作的NAND FLAS

2、H控制器也必須跟上腳步。因此,在SOC芯片或ASIC芯片中集成NAND FLASH控制器已經(jīng)成為一種趨勢。
　　 本論文研究了在SOC芯片中集成NAND FLASH控制器的方案,并在完成控制器基本需求設(shè)計的基礎(chǔ)上,進(jìn)行了一些功能改進(jìn),以提高控制器的易操作性和性能。本論文的NAND FLASH控制器的設(shè)計與調(diào)試,以Garfield系列的SEP5020芯片系統(tǒng)框架為硬件支撐環(huán)境。本論文將NAND FLASH控制器的設(shè)計分成兩大部分進(jìn)

3、行:控制部分和ECC部分?？刂撇糠值脑O(shè)計中,主要實(shí)現(xiàn)了命令字透明的操作方式和簡化的時序參數(shù)配置方式;ECC部分的設(shè)計中,采用了BCH作為編、解碼算法,依靠對寄存器的不同配置,實(shí)現(xiàn)了16bit/KB、24bit/KB、30bit/KB三種糾錯方式。在對本論文設(shè)計的NAND FLASH控制器進(jìn)行功能改進(jìn)的過程中,增加了單字節(jié)的讀、寫操作方式,以提高控制器的易操作性;增加了“偽DMA”的操作方式,以提高讀、寫性能;此外,還對NAND FLAS

4、H方式的系統(tǒng)啟動方案進(jìn)行了改進(jìn),增加了自動糾正錯誤的功能。
　　 本論文所設(shè)計的NAND FLASH控制器功能方面,在滿足支持基本操作命令需求的基礎(chǔ)上做到了普遍覆蓋;性能方面,與后期測試時挑選的一款市場反響較好的NAND FLASH控制器相比,比較接近;時序控制上,只需配置三個時序參數(shù),就能基本滿足目前市場上NAND FLASH的讀寫時序要求;糾錯能力上,能滿足目前市場上大部分NAND FLASH芯片的糾錯要求。本論文所設(shè)計的N