基于UVM驗證方法學(xué)的一種1394總線事務(wù)層邏輯電路的驗證研究.pdf

1、隨著我國工業(yè)技術(shù)領(lǐng)域的日益發(fā)展，我國也能夠自主研發(fā)基于 IEEE1394b協(xié)議數(shù)據(jù)傳輸總線類產(chǎn)品。一種1394總線事務(wù)層邏輯電路便是基于IEEE1394b協(xié)議數(shù)據(jù)傳輸總線類產(chǎn)品，該邏輯電路承擔(dān)著該1394總線的核心任務(wù)，它不僅負責(zé)發(fā)送與接收基于 IEEE1394b標準的數(shù)據(jù)和指令，還用于實現(xiàn)大數(shù)據(jù)量傳輸系統(tǒng)應(yīng)用需求的數(shù)據(jù)傳輸和通信調(diào)度，并且完成網(wǎng)絡(luò)通信的確定性調(diào)度和管理功能。1394總線事務(wù)層邏輯電路的質(zhì)量安全不僅關(guān)系著1394總線事務(wù)

2、層邏輯電路能否按照規(guī)定完成功能任務(wù)，更加關(guān)系著操作人員的生命安全。1394總線事務(wù)層邏輯電路的驗證工作是確保1394總線事務(wù)層邏輯電路順利地完成預(yù)期功能的關(guān)鍵，所以如何更好地完成1394總線事務(wù)層邏輯電路的驗證工作是至關(guān)重要的。
　　UVM（Universal Verification Methodology）驗證方法學(xué)是業(yè)界專家們?yōu)榱烁玫貪M足當(dāng)前超大規(guī)模集成電路設(shè)計的研發(fā)需求共同研發(fā)的一門驗證方法學(xué)。UVM不但建立在Syste

3、m Verilog驗證語言的基礎(chǔ)之上，并且集OVM與VMM各種驗證優(yōu)點為一體?；?UVM方法學(xué)搭建的驗證平臺具有易擴展性、可重用性、自動化和高效性等特點，它不僅可以更好地提高驗證質(zhì)量，還能夠很好地縮短驗證時間。
　　鑒于UVM驗證方法學(xué)的優(yōu)勢，需在該1394總線事務(wù)層邏輯電路設(shè)計功能分析的基礎(chǔ)上，對基于UVM驗證方法學(xué)的1394總線事務(wù)層邏輯電路進行研究與應(yīng)用。文章首先研究了UVM驗證方法學(xué)與System Verilog驗證語言

4、，分析了UVM驗證方法學(xué)的樹形結(jié)構(gòu)管理與各種功能機制和System Verilog驗證語言的特點與優(yōu)勢。接著研究了1394總線事務(wù)層邏輯電路的驗證思想，分析了1394總線事務(wù)層邏輯電路的功能設(shè)計與驗證方案。然后研究了1394總線事務(wù)層邏輯電路的UVM驗證平臺，針對如何搭建基于UVM驗證方法學(xué)的1394總線事務(wù)層邏輯電路的驗證平臺，分析了驗證平臺的整體結(jié)構(gòu)和驗證平臺內(nèi)部各部件的實現(xiàn)方法，提出了一種具有可重用性、自動化、易擴展性和高效性的1