版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著經(jīng)濟社會的日新月異,移動互聯(lián)網(wǎng)的逐漸普及,消費類電子產(chǎn)品越來越受到大眾的喜愛。作為消費類電子產(chǎn)品中必不可少的時鐘產(chǎn)生電路,伴隨著數(shù)字信號處理技術(shù)的高速發(fā)展,通信設(shè)備、電子產(chǎn)品的工作頻率的不斷提高,對時鐘發(fā)生器速度與精度的要求也越來越高,因此對高速低抖動時鐘發(fā)生器的研究具有重要意義。
首先,本文闡述了電荷泵鎖相環(huán)的基本原理,以及鎖相環(huán)在鎖定之前的響應(yīng)行為和鎖定狀態(tài)下的線性模型。深入分析了電荷泵鎖相環(huán)的相位噪聲和非理想效應(yīng),并
2、推導(dǎo)了模數(shù)轉(zhuǎn)換器對系統(tǒng)時鐘抖動的要求,據(jù)此提出了本設(shè)計中的時鐘發(fā)生器的性能指標(biāo)并選取了二類三階電荷泵鎖相環(huán)作為本設(shè)計中的時鐘發(fā)生器的主體電路。
接著,本文介紹了電荷泵鎖相環(huán)各單元模塊的工作原理和主要電路結(jié)構(gòu)。結(jié)合1.2V電源電壓的55nm標(biāo)準(zhǔn)CMOS工藝,在對該時鐘發(fā)生器性能指標(biāo)綜合分析的基礎(chǔ)上完成了各單元模塊的設(shè)計,并提出了利用MOSFET反向?qū)ǖ脑?,在沒有增加電路復(fù)雜度的前提下實現(xiàn)了時鐘發(fā)生器的快速鎖定。
最
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 用于高速流水線ADC的快速鎖定低抖動時鐘占空比電路.pdf
- 用于高速流水線ADC的快速鎖定低抖動時鐘占空間比電路.pdf
- 快速鎖定低抖動電荷泵鎖相環(huán)的研究與設(shè)計.pdf
- 高速低抖動CMOS時鐘穩(wěn)定電路設(shè)計研究.pdf
- 高速采樣中的低抖動時鐘源的研究與實現(xiàn).pdf
- 低抖動時鐘占空比校準(zhǔn)電路的研究與設(shè)計.pdf
- 低抖動時鐘穩(wěn)定電路研究與設(shè)計.pdf
- 用于CCD信號處理器的低抖動快速鎖定可編程多相位時鐘電路.pdf
- 低抖動時鐘穩(wěn)定電路研究與設(shè)計(1)
- GHz低抖動快速鎖定鎖相環(huán)電路技術(shù)研究.pdf
- 1.5ghz全數(shù)字低抖動擴頻時鐘發(fā)生器的研究與實現(xiàn)
- 用于高速A-D轉(zhuǎn)換器的低抖動時鐘穩(wěn)定電路設(shè)計.pdf
- 快速鎖定的高精度多相時鐘產(chǎn)生電路研究與設(shè)計.pdf
- CMOS高速低抖動鎖相環(huán)的研究設(shè)計.pdf
- 高速時鐘信號抖動的ADC測量技術(shù)研究.pdf
- 高速低抖動全數(shù)字鎖相環(huán)的設(shè)計研究.pdf
- 高速串行系統(tǒng)中的抖動分析及時鐘抖動分離的頻域?qū)崿F(xiàn).pdf
- 高速展頻時鐘發(fā)生器的研究與設(shè)計.pdf
- 高速ADC時鐘發(fā)生器的設(shè)計與實現(xiàn).pdf
- 一種低抖動的高速鎖相環(huán)的設(shè)計與實現(xiàn).pdf
評論
0/150
提交評論