版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、采樣,是將模擬信號轉(zhuǎn)換為數(shù)字信號的一種必然的手段,也為信息的后續(xù)處理提供了可能性。隨著社會的發(fā)展,各種技術(shù)也在不斷創(chuàng)新,人們對于采樣速率的要求也越來越高,而高速采樣系統(tǒng)的也給時(shí)鐘的精準(zhǔn)性也提出了更高的要求。
在現(xiàn)代采樣系統(tǒng)中,一個(gè)好的時(shí)鐘源,可能是這個(gè)系統(tǒng)的基石;若時(shí)鐘源本身性能較差,會給被采樣信號帶來更多的誤差,那么采樣過來的信號就沒有分析的必要。衡量一個(gè)時(shí)鐘源的關(guān)鍵性指標(biāo)就是相位抖動(頻域上表現(xiàn)為相位噪聲),因此實(shí)現(xiàn)一個(gè)低
2、抖動的時(shí)鐘源是十分有意義的。
本文是基于實(shí)際項(xiàng)目“高速采樣系統(tǒng)”對時(shí)鐘源的抖動特征進(jìn)行研究的;而且采樣系統(tǒng)的采樣時(shí)鐘,要求頻率連續(xù)可變,即頻率分辨率要做到很小。而直接數(shù)字合成(DDS)有兩個(gè)突出的特點(diǎn):一是捷變頻;二是頻率步進(jìn)小,即頻率分辨率高,可以滿足項(xiàng)目中所要求的頻率連續(xù)可變,因此選擇DDS作為時(shí)鐘源研究電路。但DDS會產(chǎn)生較多的頻率分量,即雜散較多,頻譜純度不好,所以需要研究怎么去除雜散,尤其是DDS輸出的近端無法濾除的
3、雜散。理論分析了相位噪聲和DDS諧波雜散對時(shí)鐘源輸出的抖動特征的影響,并對其相位噪聲和諧波雜散建模,更加直觀的觀測到它們對時(shí)鐘源輸出時(shí)鐘和抖動特征的影響;隨后提出了一個(gè)去除帶內(nèi)近端雜散的方案,以此來減小時(shí)鐘抖動;并依據(jù)此原理,設(shè)計(jì)一款低抖動的時(shí)鐘源。下面是本文的主要研究內(nèi)容:
1、理論分析相位噪聲和諧波雜散對時(shí)鐘抖動特征的影響,從理論上分析降低抖動的可能性;隨后給出去除最差雜散的方案,并從理論上分析它的可行性。
2、
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 快速鎖定的高速低抖動時(shí)鐘發(fā)生的研究與設(shè)計(jì).pdf
- 高速串行系統(tǒng)中的抖動分析及時(shí)鐘抖動分離的頻域?qū)崿F(xiàn).pdf
- 高速采樣系統(tǒng)中抖動噪聲的研究.pdf
- 高速低抖動CMOS時(shí)鐘穩(wěn)定電路設(shè)計(jì)研究.pdf
- 低抖動時(shí)鐘占空比校準(zhǔn)電路的研究與設(shè)計(jì).pdf
- 低抖動時(shí)鐘穩(wěn)定電路研究與設(shè)計(jì).pdf
- 3.52ghz低抖動頻率源的設(shè)計(jì)與實(shí)現(xiàn)
- 低抖動時(shí)鐘穩(wěn)定電路研究與設(shè)計(jì)(1)
- 用于高速流水線ADC的快速鎖定低抖動時(shí)鐘占空比電路.pdf
- 高速時(shí)鐘信號抖動的ADC測量技術(shù)研究.pdf
- 1.5ghz全數(shù)字低抖動擴(kuò)頻時(shí)鐘發(fā)生器的研究與實(shí)現(xiàn)
- 用于高速A-D轉(zhuǎn)換器的低抖動時(shí)鐘穩(wěn)定電路設(shè)計(jì).pdf
- 一種低抖動的高速鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高速采樣ADC和時(shí)鐘信號的研究.pdf
- 用于高速流水線ADC的快速鎖定低抖動時(shí)鐘占空間比電路.pdf
- CMOS高速低抖動鎖相環(huán)的設(shè)計(jì)和實(shí)現(xiàn).pdf
- CMOS高速低抖動鎖相環(huán)的研究設(shè)計(jì).pdf
- 高速高穩(wěn)定時(shí)間波長交織光采樣時(shí)鐘產(chǎn)生方案的優(yōu)化與實(shí)現(xiàn).pdf
- 時(shí)鐘信號抖動的測試.pdf
- 高速低抖動全數(shù)字鎖相環(huán)的設(shè)計(jì)研究.pdf
評論
0/150
提交評論