版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、近年來,隨著通信、計算機(jī)、消費(fèi)電子等的快速發(fā)展,需要產(chǎn)生、傳輸和處理的數(shù)據(jù)量日益增加,所以,設(shè)計高速IO接口電路的挑戰(zhàn)也在日益增加,在高速IO接口電路的電氣連接系統(tǒng)中,鎖相環(huán)常用來提供發(fā)射端的發(fā)射時鐘,為了確保高速數(shù)據(jù)能準(zhǔn)確地發(fā)送,發(fā)射時鐘需要高頻而且低雜散低抖動。本文分別研究了在整數(shù)分頻鎖相環(huán)和分?jǐn)?shù)分頻鎖相環(huán)中如何實(shí)現(xiàn)低雜散和低抖動性能,并通過了理論分析和仿真驗(yàn)證。
一個高性能的鎖相環(huán)中VCO的設(shè)計是關(guān)鍵。在VCO的設(shè)計中,
2、相位噪聲、功耗是它的關(guān)鍵指標(biāo)。本文設(shè)計了一個低噪聲低功耗的VCO,并在180 nm CMOS工藝下進(jìn)行了仿真驗(yàn)證,輸出信號中心頻率為2.396 GHz時,由于采用了自開關(guān)偏置技術(shù)和退耦合電容,在10 kHz頻偏處的相位噪聲低達(dá)-71.94 dBc/Hz;由于體偏置技術(shù)的采用,其供電電壓低達(dá)0.5V。
為了滿足10Gbps SerDes中發(fā)射時鐘的應(yīng)用需求,設(shè)計了一個多相位多頻率輸出的鎖相環(huán),其采用QVCO作為振蕩器產(chǎn)生了4個等
3、相位間隔的5.15625 GHz時鐘,QVCO的輸出時鐘經(jīng)過二分頻差分緩沖器后能實(shí)現(xiàn)8個等相位間隔的2.578125 GHz時鐘。此外,在電荷泵中采用負(fù)反饋結(jié)構(gòu)降低了它的靜態(tài)電流失配,從而能得到較好的參考雜散。該鎖相環(huán)在40 nm CMOS工藝下實(shí)現(xiàn)并進(jìn)行了后仿驗(yàn)證。
為了實(shí)現(xiàn)鎖相環(huán)的低抖動和低雜散性能,設(shè)計了一個5.15625 GHz的亞采樣鎖相環(huán),它采用QVCO產(chǎn)生4路等相位間隔的時鐘。為了實(shí)現(xiàn)低雜散,其使用差分緩沖器和互
4、補(bǔ)開關(guān)對減小了CP對雜散的惡化,使用Dummy采樣器和CML隔斷緩沖器進(jìn)一步減小了QVCO對雜散的惡化。由于環(huán)路中沒有分頻器,則電荷泵和亞采樣相位探測器(SSPD)的噪聲不會增加N2倍,從而環(huán)路的抖動性能得到了改善。該SSPLL在40 nm CMOS工藝下實(shí)現(xiàn)并進(jìn)行了仿真驗(yàn)證。
在分?jǐn)?shù)頻率鎖相環(huán)中,環(huán)路傳輸特性的非線性會導(dǎo)致∑△調(diào)制器的量化噪聲混疊,從而惡化環(huán)路的帶內(nèi)噪聲。本文提出了一種低雜散線性化的技術(shù):在電荷泵輸出端添加脈
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- CMOS高速低抖動鎖相環(huán)的研究設(shè)計.pdf
- 高速低抖動CMOS鎖相環(huán)電路設(shè)計.pdf
- CMOS高速低抖動鎖相環(huán)的設(shè)計和實(shí)現(xiàn).pdf
- 低抖動CMOS電荷泵鎖相環(huán)研究與設(shè)計.pdf
- 高速低抖動全差分CMOS鎖相環(huán)的研究設(shè)計.pdf
- 低抖動延遲鎖相環(huán)的研究.pdf
- 抗輻照低抖動鎖相環(huán)設(shè)計.pdf
- 低抖動自校準(zhǔn)鎖相環(huán)設(shè)計.pdf
- 低抖動鎖相環(huán)設(shè)計及應(yīng)用.pdf
- 高精度占空比低抖動鎖相環(huán)設(shè)計
- 寬頻率范圍低抖動鎖相環(huán)設(shè)計.pdf
- 高精度占空比低抖動鎖相環(huán)設(shè)計.pdf
- 高速低抖動全數(shù)字鎖相環(huán)的設(shè)計研究.pdf
- 寬頻率范圍低抖動鎖相環(huán)的研究與設(shè)計.pdf
- 基于噪聲分析低抖動全數(shù)字鎖相環(huán)設(shè)計.pdf
- 快鎖低抖CMOS鎖相環(huán)的設(shè)計.pdf
- 快速鎖定低抖動電荷泵鎖相環(huán)的研究與設(shè)計.pdf
- 一種低抖動的高速鎖相環(huán)的設(shè)計與實(shí)現(xiàn).pdf
- 低抖動寬調(diào)諧電荷泵鎖相環(huán)的研究與設(shè)計.pdf
- GHz低抖動快速鎖定鎖相環(huán)電路技術(shù)研究.pdf
評論
0/150
提交評論