版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、華中科技大學(xué)碩士學(xué)位論文電荷泵鎖相環(huán)Z域分析與低噪設(shè)計(jì)姓名：李逢博申請學(xué)位級別：碩士專業(yè)：集成電路工程指導(dǎo)教師：鄒志革20110527華中科技大學(xué)碩士學(xué)位論文華中科技大學(xué)碩士學(xué)位論文IIAbstractInrecentdecadesespeciallywiththecontinuousimprovementofintegratedPLLmicroprocessarewidelyusedintheradiofrequencycommuni
2、cationsithasaverylargemarketdemlownoisePLL.HoweverthePLLalotofanalogradiofrequencyintegratedcircuitswillbeinterferedbydigitalcircuitsespeciallytheimpactofinterferingsignalswhichofteninterferewiththesignalthroughthetransm
3、issionofpowersubstrate.Thiseffectwilldeteriatelockloopperfmancelownoisegepumpphaselockedloopwhichmakestheentiresystemonachipdesigndifficult.Thispaperdiscussedthedesignoflownoiseofeachmoduletheeliminationofnonidealeffects
4、fthebenefitsoflownoise.ThispaperdescribedthewkingprincipleofgepumpphaselockedloopapplicationthendidtheZdomainanalysiswhichgavethetheeticalsignificanceofthisanalysiscomparedwiththepreviousderivationofthestructureissimple.
5、InthecircuitsimulationpartIeliminatedtheirrationaleffectsofPFDCPbyaddingdelaylatchmodules.ThisimprovedPFDeliminatedtheeffectsofCPsdeadzone.ThebiascircuitofVCOisdesignedthroughtherationaldesignringoscillatcircuitwhichcana
6、chievelownoiseresults.IndertoimprovethespeedofthevoltageofVCOtheproposedcircuitaddedastartcircuitwhichimprovedthelockingspeed.ThenwecanhaveawiderscopefdesignoftheloopbwidthalsoithelpedtoreducetheVCOphasenoise.Finallyweco
7、mpletedthelayoutdesignwiththeconcernonthesymmetryofthecircuitdesignmatchingproblemthedesignmethodofprotectionringdesignaESDprotectioncircuitdesign.ThedesignedPFDresetpulsewidthislessthan4nswhichcaneliminatethedeadzoneeff
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 低抖動CMOS電荷泵鎖相環(huán)研究與設(shè)計(jì).pdf
- 低噪聲電荷泵鎖相環(huán)分析與設(shè)計(jì).pdf
- 高性能電荷泵鎖相環(huán)分析與設(shè)計(jì).pdf
- 高速CMOS電荷泵鎖相環(huán)設(shè)計(jì).pdf
- 電荷泵鎖相環(huán)的后端設(shè)計(jì).pdf
- 電荷泵鎖相環(huán)系統(tǒng)設(shè)計(jì)及噪聲分析.pdf
- 基于噪聲分析的電荷泵鎖相環(huán)設(shè)計(jì).pdf
- 快速鎖定低抖動電荷泵鎖相環(huán)的研究與設(shè)計(jì).pdf
- CMOS電荷泵鎖相環(huán)的設(shè)計(jì)與研究.pdf
- 電荷泵鎖相環(huán)CMOS電路的設(shè)計(jì).pdf
- 低抖動寬調(diào)諧電荷泵鎖相環(huán)的研究與設(shè)計(jì).pdf
- 快速鎖定電荷泵鎖相環(huán)研究與設(shè)計(jì).pdf
- 高速低噪聲電荷泵鎖相環(huán)設(shè)計(jì).pdf
- 高性能電荷泵鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 低功耗電荷泵鎖相環(huán)的設(shè)計(jì).pdf
- 1.25ghzcmos集成低抖動電荷泵鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)
- 一種CMOS電荷泵鎖相環(huán)設(shè)計(jì).pdf
- CMOS電荷泵鎖相環(huán)設(shè)計(jì)技術(shù)研究.pdf
- CMOS集成電荷泵鎖相環(huán)的設(shè)計(jì)與研究.pdf
- 射頻CMOS電荷泵鎖相環(huán)的研究與設(shè)計(jì).pdf
評論
0/150
提交評論