版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、集成電路技術(shù)迅猛發(fā)展,對數(shù)字芯片中時鐘信號的品質(zhì)要求越來越高。時鐘信號的輸出分辨率、相位噪聲、變頻時間等指標直接決定了整個時鐘產(chǎn)生系統(tǒng)的性能好壞。小數(shù)分頻型鎖相環(huán)是實現(xiàn)高分辨率、快速變頻時鐘信號的常用結(jié)構(gòu),受到自身結(jié)構(gòu)制約,小數(shù)分頻鎖相環(huán)不可避免的會引入大量雜散噪聲。雜散噪聲對輸出信號影響極大,成為制約其應用的主要因素。在設(shè)計中消除和抑制雜散噪聲成為挑戰(zhàn)。
本文主要關(guān)注如何優(yōu)化鎖相環(huán)的噪聲性能,通過分析各種雜散與噪聲的來源,提
2、出對應的消除或者抑制方法。在設(shè)計中,盡可能的通過功能部件復用的方式,在不增加功耗情況下,通過使用抑制或者補償鎖相環(huán)噪聲的技術(shù),提高鎖相環(huán)輸出信號的抖動性能。
本文的研究工作主要包括以下幾個方面。
?。?)討論了小數(shù)分頻鎖相環(huán)的基本結(jié)構(gòu),研究了雜散與噪聲種類和來源,解釋了雜散與噪聲的產(chǎn)生機理。建立并分析小數(shù)分頻鎖相環(huán)的噪聲模型。根據(jù)各種雜散對系統(tǒng)性能影響的特征,提出相對應的改善和抑制方式。分析環(huán)路帶寬對于PLL整體噪聲性
3、能的影響,討論環(huán)路帶寬自適應技術(shù)的基本原理以及技術(shù)優(yōu)勢,設(shè)計了一種新型降低濾波電容的帶寬自適應環(huán)路濾波電路。40nm與65nm兩種工藝下的電路級仿真表明該鎖相環(huán)性能穩(wěn)定,證明了其性能對于工藝遷移不敏感。
(2)設(shè)計了一款通用性好、高帶寬、高分辨率、低抖動的小數(shù)分頻鎖相環(huán)。設(shè)計了一種提高線性度的電荷泵電路,通過在ΔΣ調(diào)制器最低位施加經(jīng)過噪聲整形的抖動信號,有效降低ΔΣ調(diào)制器自身引入的雜散噪聲。研究基于DAC的噪聲補償技術(shù),并通過
4、動態(tài)元件匹配技術(shù)提高了DAC補償?shù)男阅?,使鎖相環(huán)的噪聲性能更加優(yōu)化。設(shè)計了新型雙級分頻器,可以有效降低分頻器的功耗,有利于降低鎖相環(huán)整體功耗。
?。?)針對電路仿真速度慢的問題,設(shè)計基于AMS仿真器的Verilog-Spectre行為-晶體管級仿真模型,加速鎖相環(huán)電路設(shè)計中的仿真驗證速度,有效降低鎖相環(huán)設(shè)計周期。
在40nm CMOS工藝下實現(xiàn)了該鎖相環(huán)版圖設(shè)計,該PLL最小輸出分辨率為0.048Hz,在3MHz頻率偏
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高純度小數(shù)分頻鎖相環(huán)設(shè)計.pdf
- 基于分數(shù)分頻鎖相環(huán)的設(shè)計與噪聲分析.pdf
- 低功耗雙模小數(shù)分頻鎖相環(huán)的研究與設(shè)計.pdf
- 分數(shù)分頻的鎖相環(huán).pdf
- MICS接收機中小數(shù)分頻鎖相環(huán)的研究與設(shè)計.pdf
- 小數(shù)分頻環(huán)形壓控振蕩器鎖相環(huán)的研究與設(shè)計.pdf
- 寬帶CMOS鎖相環(huán)中小數(shù)分頻器的設(shè)計.pdf
- 一款數(shù)字鎖相環(huán)及其分數(shù)分頻實現(xiàn).pdf
- 分數(shù)分頻鎖相環(huán)頻率合成器的研究.pdf
- 高精度、分數(shù)分頻CMOS集成鎖相環(huán)電路設(shè)計.pdf
- Σ—Δ分數(shù)分頻鎖相環(huán)頻率合成器的研究.pdf
- 低雜散小數(shù)分頻頻率綜合器研究.pdf
- 低噪聲鎖相環(huán)設(shè)計.pdf
- 用于無線通信的分數(shù)分頻鎖相環(huán)頻率綜合器的研究與設(shè)計.pdf
- 小數(shù)鎖相環(huán)應用中降低量化噪聲的研究.pdf
- 應用于全數(shù)字鎖相環(huán)的雜散抑制及鎖定輔助電路的研究與設(shè)計.pdf
- 面向60GHz分數(shù)型鎖相環(huán)應用的分數(shù)分頻器的設(shè)計.pdf
- 基于CMOS工藝的低雜散低抖動鎖相環(huán)的研究與設(shè)計.pdf
- 小數(shù)分頻鎖相頻率合成器的研究.pdf
- 小數(shù)分頻鎖相頻率合成器的研究論述
評論
0/150
提交評論