雙二進(jìn)制Turbo碼的FPGA實(shí)現(xiàn).pdf

1、自Turbo碼1993年被提出后，由于其逼近Shannon信道容量極限的優(yōu)異性能，迅速成為信息論與編碼領(lǐng)域的研究熱點(diǎn)。與一般的二進(jìn)制Turbo碼相比，雙二進(jìn)制Turbo碼具有編碼效率高、糾錯(cuò)能力強(qiáng)、譯碼延遲小等優(yōu)勢(shì)。目前，雙二進(jìn)制Turbo碼已被大量地應(yīng)用于無線通信系統(tǒng)中。
　　本文主要研究雙二進(jìn)制Turbo碼的譯碼算法和FPGA實(shí)現(xiàn)。
　　論文首先介紹了雙二進(jìn)制Turbo碼的編譯碼原理及結(jié)構(gòu)，并對(duì)譯碼算法進(jìn)行了推導(dǎo)和簡(jiǎn)化，

2、便于硬件實(shí)現(xiàn)中降低復(fù)雜度和提高吞吐率。接著分析了影響性能的幾個(gè)關(guān)鍵要素，在軟件環(huán)境軟件下對(duì)不同參數(shù)的雙二進(jìn)制Turbo碼進(jìn)行了仿真，并對(duì)仿真數(shù)據(jù)進(jìn)行了分析。
　　然后在硬件實(shí)現(xiàn)方面，根據(jù)雙二進(jìn)制Turbo碼的特性，對(duì)譯碼算法進(jìn)行了分析、改進(jìn)，使用了基于軟輸入軟輸出的滑動(dòng)窗口增強(qiáng)型Max-Log-Map迭代譯碼算法，降低了譯碼時(shí)延和硬件中的資源消耗。在硬件方案設(shè)計(jì)中采用了模塊化的思想，針對(duì)譯碼中窗口同步控制較為復(fù)雜的問題，采用了兩級(jí)