版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、憶阻器是電阻器,電感器和電容器之外的第四個基本部件。由于憶阻器具有尺寸小、兼容性良好、可集成性高、功耗低等優(yōu)勢特性,它被認(rèn)為是替代現(xiàn)有的晶體管從而延續(xù)摩爾定律的有力競爭者。通過憶阻器,有望構(gòu)造出一種邏輯運算與信息存儲為一體的新型計算機(jī)架構(gòu)。因此,憶阻器的建模與仿真以及邏輯運算方面的應(yīng)用成為了研究的前沿與重點。本文基于憶阻器的基本理論,在數(shù)學(xué)建模和邏輯運算方面進(jìn)行了探討。本文所做的主要工作有:
(1)介紹了憶阻器的基本原理以及目
2、前研究界主流的三種數(shù)學(xué)模型:線性模型、非線性模型以及Simmons隧穿模型。詳細(xì)闡述了這三種模型的數(shù)學(xué)機(jī)理與物理特性。
?。?)根據(jù)憶阻器的基本理論,結(jié)合現(xiàn)有研究的優(yōu)缺點提出了一種新型的數(shù)學(xué)模型。通過調(diào)節(jié)該模型的擬合參數(shù),可以仿真逼近絕大部分的實際憶阻器物理器件和理論數(shù)學(xué)模型。這使得該模型可以滿足目前絕大部分的應(yīng)用場景,驗證了該模型的有效性與優(yōu)越性。
?。?)利用憶阻器具有高低兩種不同阻值狀態(tài)的特點,成功模擬晶體管的導(dǎo)通
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于憶阻邏輯電路及其交叉陣列的設(shè)計.pdf
- 憶阻器邏輯功能電路設(shè)計及應(yīng)用.pdf
- 憶阻器模型電路設(shè)計與憶阻器混沌電路研究.pdf
- 基于憶阻器的混沌電路設(shè)計.pdf
- CMOS憶阻器混合邏輯門及其在數(shù)字電路設(shè)計中的應(yīng)用.pdf
- 組合邏輯電路和多態(tài)邏輯電路設(shè)計算法研究.pdf
- 基于憶阻器和FPGA的仿生電路設(shè)計.pdf
- 實驗七 組合邏輯電路設(shè)計
- 憶阻器及其建模研究.pdf
- 智力競賽搶答器邏輯電路設(shè)計
- 基于憶阻器的多值存儲電路設(shè)計及其應(yīng)用研究.pdf
- 基于磁控型憶阻器的混沌電路設(shè)計及其應(yīng)用.pdf
- 憶阻器模型電路設(shè)計及其在混沌電路中的應(yīng)用研究.pdf
- 基于憶阻器的可編程模擬電路設(shè)計.pdf
- 基于fpga的時序邏輯電路設(shè)計
- 智力競賽搶答器邏輯電路設(shè)計
- 試驗六 組合邏輯電路設(shè)計
- 基于憶阻的讀寫電路設(shè)計及其應(yīng)用研究.pdf
- 低功耗混合邏輯電路設(shè)計.pdf
- 容錯可逆邏輯電路設(shè)計及其應(yīng)用研究.pdf
評論
0/150
提交評論