數(shù)字邏輯電路設計課程報告--比賽計時器

1、<p>　　《數(shù)字邏輯電路設計》課程設計</p><p><b>　　總 結(jié) 報 告</b></p><p><b>　　題目： 比賽計時器</b></p><p><b>　　目     錄</b></p><p>

2、　　一．設計任務書……………………………1二．設計框圖及整機概述…………………1三．各單元電路的設計方案及原理說明…2</p><p>　　1、秒計數(shù)、譯碼及顯示部分的設計 ……………… 2</p><p>　　2、分計數(shù)、譯碼及顯示部分的設計 ……………… 4</p><p>　　3、控制電路及報警電路部分的設計 ……………… 6</p>

3、<p>　　四．調(diào)試過程及結(jié)果分析…………………7五．設計、安裝及調(diào)試中的體會…………8六．對本次課程設計的意見及建議………9七．附錄（包括：整機邏輯電路圖和元器件 </p><p>　　清單………………………………… 10</p><p>　　八．關于FPGA ………………………… 11</p><p><b>　　設計任務書</

4、b></p><p>　　基本設計要求： 電腦仿真， 電路板布線</p><p>　　計時器應具有以下功能:</p><p>　?。?）顯示時間：分鐘，秒鐘（時間為學號后兩位，小于20的加上 20）</p><p>　?。?）設置操作開關，計時器具有清零，啟動、暫停和繼續(xù)的功能。</p><p>　?。?）場次

5、至少有兩次（可多次），半場結(jié)束時，有報警信號；比賽 結(jié)束時，計時器停止工作，有報警信號。（可用發(fā)光二極管顯示）</p><p><b>　　3、給定條件</b></p><p>　　只能采用實驗室提供的中小規(guī)模電路進行設計；實驗室提供基本元件，做完后交回。</p><p><b>　　設計框圖及整機概述</b>

6、</p><p><b>　　整體設計原理框圖：</b></p><p><b>　　整機概述：</b></p><p>　　本實驗利用數(shù)碼管、計數(shù)器、譯碼器、邏輯門等器件實現(xiàn)計時器功能。時鐘脈沖通過CLK接入計數(shù)器，計數(shù)器開始計數(shù)，再由QAQBQCQD接入譯碼器，實現(xiàn)譯碼功能，然后由譯碼器輸出端接入數(shù)碼管，顯示出計時數(shù)字

7、。而具體的進制及控制功能通過邏輯門的與門、或門、非門等來實現(xiàn)。這就是整個實驗的基本構(gòu)思。在這次實驗中，我所做的比賽計時器的終場時間是28分鐘，因此，通過邏輯門控制秒信號的兩塊芯片進制為60，分信號的兩塊芯片分別到2、8停止計數(shù)即可。</p><p>　　各單元電路的設計方案及原理說明</p><p>　　秒信號由實驗箱提供，無需另行設計</p><p>　　秒計數(shù)、

8、譯碼及顯示部分的設計 </p><p>　　秒計數(shù)器為M=60的計數(shù)器，即顯示00～59，采用中規(guī)模集成電路雙十進制計數(shù)器至少需要2片，本次實驗中采用兩片74LS160，它的個位為十進制，十位為六進制。兩片芯片采用并行接法，個位的RCO與十位的ENT相接，從而當個位計數(shù)至1010的同時，通過RCO產(chǎn)生的進位信號送給十位，十位開始計數(shù)。當十位計數(shù)至0110時通過74LS00清零。</p><p&

9、gt;　　實驗截圖（實驗中為實現(xiàn)整體清零功能在與非門74LS00前加了個與門74LS08，與門一端接高電平，另一端與74LS00相接，不影響與非門的功能）及單獨接的秒計數(shù)器原理圖如下：</p><p><b>　　實驗截圖：</b></p><p>　　單獨接的秒計數(shù)器原理圖：</p><p>　　分計數(shù)、譯碼及顯示部分的設計 </p&g

10、t;<p>　　分計數(shù)器與秒計數(shù)器在進制上不同，本次實驗中分別計數(shù)器的進制為28，采用兩片中規(guī)模集成電路雙十進制計數(shù)器74LS160來實現(xiàn)，它的個位為十進制，十位為二進制。兩片分計數(shù)器同樣采用并行接法，當秒計數(shù)器十位計數(shù)至0110時清零，達到0000時產(chǎn)生上升沿脈沖送入分計數(shù)器的個位開始計數(shù)。而分計數(shù)器個位的RCO與十位的ENT相接，當個位計數(shù)至1010時清零產(chǎn)生上升脈沖送給十位，十位計數(shù)至0010而個位計數(shù)至1000時通

11、過與非門與兩片芯片的ENP相連從而讓兩片芯片停止計數(shù)。</p><p>　　注：實驗中為實現(xiàn)其他功能，分計數(shù)器個位的RCO直接與十位的ENP、ENT相連，個位的ENP、ENT直接接高電平。分計數(shù)器十位產(chǎn)生的0010信號和個位產(chǎn)生的1000信號通過一系列邏輯門控制秒信號兩片芯片的計數(shù)狀態(tài)，從而實現(xiàn)分計數(shù)器的28進制功能。</p><p>　　實驗截圖及單獨接的分計數(shù)器原理圖如下：</p

12、><p><b>　　實驗截圖：</b></p><p>　　單獨接的分計數(shù)器原理圖：</p><p>　　控制電路及報警電路部分的設計 </p><p>　　本次實驗中控制電路要實現(xiàn)的功能有：整體清零、中場暫停及繼續(xù)、隨時暫停及繼續(xù)；報警電路要實現(xiàn)的功能有：中場及全場結(jié)束時通過發(fā)光二極管顯示提示。</p>&

13、lt;p>　　如下整機電路邏輯圖所示，控制電路部分：用單刀雙擲開關SW1實現(xiàn)整體清零功能，具體接法為：單刀雙擲開關兩端分別接高電平和接地，中間那端與各片芯片的清零端相接（秒計數(shù)器十位的那片芯片為實現(xiàn)六進制與與門相接，故開關應與與門的一個輸入端相接，在實現(xiàn)自身六進制功能的同時也能實現(xiàn)整體清零功能）；用單刀雙擲開關SW2實現(xiàn)的是中場暫停后繼續(xù)的功能，具體接法為：SW2的兩端分別接高電平和接地，中間那端接與非門U10：B的一端。計數(shù)時，

14、SW2打向接高電平的那端，到中場時，由于U10：B輸出低電平，秒計數(shù)器停止計數(shù)，整個計時器停止計數(shù)，這時若要繼續(xù)，則將SW2撥至接地的那端，此時U10：B輸出高電平，秒計數(shù)器繼續(xù)計數(shù)，計時器繼續(xù)計數(shù)。這樣，即實現(xiàn)中場暫停后繼續(xù)的功能。用單刀雙擲開關SW3實現(xiàn)隨時暫停和和繼續(xù)功能，具體接法為：單刀雙擲開關兩端一端接地，另一端接U10：B的輸出端，中間那端接秒計數(shù)器兩片芯片的ENP端，這樣即可實現(xiàn)整個計時器計數(shù)與否。</p>

15、<p>　　報警電路部分：接入一個發(fā)光二極管，用發(fā)光二極管發(fā)光與否作為中場和全場的信號。</p><p><b>　　調(diào)試過程及結(jié)果分析</b></p><p>　　這次實驗一開始設計時我用的是EWB軟件，第一次設計時四塊計數(shù)器芯片間用串行接法，結(jié)果發(fā)現(xiàn)串行接法并不可行，因為它計數(shù)時要不就是計數(shù)時計到9就回1，要不就是計到9的同時就進位了。后來改用并行接法解

16、決了這個問題。而由于EWB軟件的局限性，有信號沖突是它一樣可以運行，而實際卻不可以，因此在報警電路部分不成功。最后改用Proteus軟件才將其設計成功。</p><p>　　電路設計好之后需要經(jīng)過調(diào)試確認電路可行性后，方可焊接電路。根據(jù)Proteus軟件對電路仿真后得出的結(jié)論是沒有問題的，在一般情況下接線后不會有問題，但是前提是焊接時接線不能接錯。</p><p>　　在焊接過程中，注意邊

17、焊邊檢查調(diào)試，一邊出現(xiàn)錯誤時能夠及時發(fā)現(xiàn)并糾正。焊接時，一開始我將電源線和接地線焊在背面，焊好調(diào)試時發(fā)現(xiàn)整個電路都不計數(shù)，檢查時發(fā)現(xiàn)秒信號輸入正常，而用萬用表檢查計數(shù)器清零端時發(fā)現(xiàn)四片芯片的清零端都與接地端短接了，但檢查了好久都沒發(fā)現(xiàn)短接的地方在哪里，最終，我的解決方法是將板背面的電源線和接地線都拆了，在正面接線。解決了這個問題之后，發(fā)現(xiàn)芯片是可以計數(shù)了，但有些芯片計數(shù)不正常，秒計數(shù)器個位計數(shù)時是1、3、5、7、9的計，分計數(shù)器個位本應

18、該是十進制的，但它計數(shù)時計到三就清零了。檢查了好幾遍都沒發(fā)現(xiàn)問題出在哪里，又與電路圖對照了幾遍還是沒發(fā)現(xiàn)問題。后來請教了其他同學之后說可能是芯片有問題，他那里就是這種情況。果不其然，換了芯片之后自己的電路板終于可以正常工作了， 計數(shù)，隨時暫停和繼續(xù)，清零功能，半場和終場停止計數(shù)這些功能也都可以正常實現(xiàn)，發(fā)光二極管在半場和終場停止時也都正常發(fā)光。整體電路系統(tǒng)滿足課程設計設計要求。</p><p>　　設計、安裝及調(diào)

19、試中的體會</p><p>　　經(jīng)過將近一個月的設計與思考，終于完成了課程設計的全部實驗 。期間遇到了許多問題，但最后都一一得到解決。在這次實驗中總體設計在整個設計過程中非常重要，應該花較多的時間在上面。設計時，要整體考慮，不可看一步，做一步。在整體設計都正確后，再尋求簡化的方法。這次我用的就是這種方法，一開始整體設計完成后，我用到將近4塊邏輯門芯片，后來經(jīng)過化簡后只用了兩塊。電路連線時，盡可能使電路連線有序，這

20、樣既利于自己修改，也利于與別人交流，同時焊接時也比較輕松。如果電路亂的連自己都看不懂，那還如何改進和擴展。</p><p>　　通過這次實驗，我發(fā)現(xiàn)很多難點的突破都來自于與同學的合作交流，多和別人交流能使自己獲得更多信息，開拓了思路。因此無論是現(xiàn)在還是以后多別人的交流總是會有所收獲的。在這次實驗中我也知道了自己動手能力還不是很強。因此，在以后的學習中注意提高自己的動手能力是我今后努力的方向。此外，在焊接電路的時候

21、應該先要布好局，這樣焊接的時候才不會太亂，這點我覺得我在這次實驗中做的還可以，因為我的板整體布線還是比較整齊的。再者，學會如何利用萬用表去檢查電路中存在的問題并且可以知道該如何去解決這些問題。其實，難的是找出電路中的問題，只要找出了問題，解決一般不會有什么大問題。所以，學會檢查電路中問題的方法還是重中之重。</p><p>　　這次實驗也讓自己復習了自己的數(shù)電知識，認識到了自己在哪些方面的不足。通過這次實驗我發(fā)現(xiàn)

22、整個實驗都是在理論的指導下完成了，所以，在以后的學習中要注意學好理論基礎，學好專業(yè)知識，做到學以致用。</p><p>　　對本次課程設計的意見及建議</p><p>　　這次實驗中我也發(fā)現(xiàn)一些存在的問題和一些不好的現(xiàn)象，為此，我提出以下建議：</p><p>　　同學們在做完實驗后一般直接就走了，不清理桌面，把實驗室弄得亂亂的，并且有些同學焊接完在測試后直接把芯片

23、帶走了，讓后面的同學都找不到芯片，而且有同學反映實驗室提供的芯片有些少，實驗箱不夠。所以我建議，以后安排班干值班，統(tǒng)一管理實驗元件，督促同學們實驗后整理好桌面，保持實驗室的清潔。</p><p>　　大部分同學遇到問題而又彼此解決不了時，找不到人指導，一開始也不知道助教在哪里。所以，建議以后助教可以的話經(jīng)常到實驗室走走，指導一下。</p><p>　　實驗中發(fā)現(xiàn)不少芯片都是有問題的，建議以

24、后條件允許的話，在實驗室放一臺芯片測試儀，以便同學們能快速方便地檢查芯片，不至于在實驗箱上連半天，影響實驗進程。</p><p><b>　　七．附錄</b></p><p><b>　　1、元器件清單：</b></p><p>　　2、整機邏輯電路圖：</p><p><b>　　關于F

25、PGA</b></p><p>　　這次我有幸被老師選為做FPGA的同學之一。剛開始聽到FPGA這個軟件時，我以為會很復雜，很難弄懂。而通過入門視頻的學習我發(fā)現(xiàn)目前我們用的只是FPGA原理圖設計的方式進行設計，一般沒什么難度，唯一需要注意的就是芯片的選擇以及引腳的分配。</p><p>　　在這次FPGA的開發(fā)設計中，通過教學視頻的學習，我已經(jīng)初步掌握了用FPGA原理圖設計方式

26、進行設計的方法。FPGA原理圖設計方式與我們用EWB或者protues仿真差不多，都是通過用芯片或者邏輯門將整個原理圖連接好，然后在下載到FPGA板上就可以顯示原理圖所要點亮的二極管、LED燈或者其他內(nèi)容。而FPGA與EWB或者protues仿真軟件的不同之處在于FPGA需要給某些輸入或輸出分配引腳，F(xiàn)PGA中的燈和開關、二極管等都用分配的引腳表示。所以，一般情況下，只要原理圖和引腳分配正確整個電路就沒什么大問題。</p>

27、<p>　　這次的FPGA原理圖設計方式的學習中，我是跟著學習視頻一步步做的，在做的過程中也沒出現(xiàn)什么大問題，只是在連線的時候有時會把總線和一般的線搞亂，導致編譯不成功，但在和學習視頻對照后也能發(fā)現(xiàn)問題?？赡苁怯捎赨SB Blaster驅(qū)動安裝問題或者其他什么原因，開始的時候畫好的原理圖下載不到FPGA板上。</p><p>　　這次用FPGA設計的實驗，不僅僅讓我初步學習熟悉了FPGA這個軟件，也讓