eda期末復(fù)習(xí)資料

1、EDA復(fù)習(xí)材料第一章一、相關(guān)英文單片電子系統(tǒng)SoCSystemonaChipEDA:電子設(shè)計(jì)自動(dòng)化PLD可編程邏輯器件CPLD復(fù)雜可編程邏輯器件FPGA現(xiàn)場可編程門陳列HDL硬件描述語言ASIC特定用途集成電路SOPC可編程的片上系統(tǒng)二、手工設(shè)計(jì)方法的缺點(diǎn)是A、復(fù)雜電路的設(shè)計(jì)、調(diào)試十分困難B、由于無法進(jìn)行硬件系統(tǒng)仿真，如果某一過程存在過錯(cuò)，查找和修改十分不便C、設(shè)計(jì)過程中產(chǎn)生大量文檔，不易管理D、對(duì)于IC設(shè)計(jì)而言，設(shè)計(jì)實(shí)現(xiàn)過程與具體生產(chǎn)

2、工藝直接相關(guān)，因此可移植性差E、只有在設(shè)計(jì)出樣機(jī)或生產(chǎn)出芯片后才能進(jìn)行實(shí)測相比的eda技術(shù)有很大不同：（1）用HDL對(duì)數(shù)字系統(tǒng)進(jìn)行抽象的行為與功能描述以及具體的內(nèi)部線路結(jié)構(gòu)描述，從而可以在電子設(shè)計(jì)的各個(gè)階段、各個(gè)層次進(jìn)行計(jì)算機(jī)模擬驗(yàn)證，保證設(shè)計(jì)過程的正確性，可以大大降低成本，縮短設(shè)計(jì)周期（2）EDA工具有各類庫的支持（3）某些HDL也是文檔型的語言，極大簡化了設(shè)計(jì)文檔的管理（4）EDA技術(shù)中最矚目的功能是最具現(xiàn)代電子設(shè)計(jì)技術(shù)特征的功能日

3、益強(qiáng)大的邏輯設(shè)計(jì)仿真測試技術(shù)（5）基于EDA技術(shù)的設(shè)計(jì)的不同，由于用HDL表達(dá)的成功的專用功能設(shè)計(jì)在實(shí)現(xiàn)目標(biāo)方面有很大的可選性，它既可以用不同來源的通用FPGACPLD實(shí)現(xiàn)，也可以直接以ASIC來實(shí)現(xiàn)，設(shè)計(jì)者擁有完全的自主權(quán)，再無受制于人之虞（6）設(shè)計(jì)成果是通用性的，IP核具有規(guī)范的接口協(xié)議。良好的可移植與可測試性，為系統(tǒng)開發(fā)提供了可靠的保證（7）將所有設(shè)計(jì)環(huán)節(jié)納入統(tǒng)一的自頂而下的設(shè)計(jì)方案（8）各個(gè)設(shè)計(jì)層次上利用計(jì)算機(jī)完成不同內(nèi)容的仿真

4、模擬，而且在系統(tǒng)板設(shè)計(jì)結(jié)束后仍可利用計(jì)算機(jī)對(duì)硬件系統(tǒng)進(jìn)行完整的測試第二章一、圖形輸入：原理圖輸入、狀態(tài)圖輸入和波形圖輸入二、VHDL、Verilog三、（1）時(shí)序仿真就是接近真實(shí)器件運(yùn)行特性的仿真，仿真文件包含器件硬件特性參數(shù)，仿真精度高abc=a第六章一、信號(hào)與變量賦值語句功能的比較信號(hào)SIGNAL變量VARIABLE基本用法用于作為電路中的信號(hào)連線用于作為進(jìn)程中局部數(shù)據(jù)存儲(chǔ)單元適用范圍在整個(gè)結(jié)構(gòu)體內(nèi)的任何地方都能適用只能在所定義的進(jìn)

5、程中使用行為特性在進(jìn)程的最后才對(duì)信號(hào)賦值立即賦值二、IF語句的語句結(jié)構(gòu)四種(1)IF條件句Then順序語句ENDIF(2)IF條件句Then順序語句ELSE順序語句ENDIF（3）IF條件句ThenIF條件句Then、、、、ENDIFENDIF(4)IF條件句Then順序語句ELSEIF條件句Then順序語句、、、、ELSE順序語句ENDIF第七章一、建立.mif格式文件選擇ROM數(shù)據(jù)文件編輯窗口，在File菜單中選擇New，并在New