verilog經(jīng)典內(nèi)容講解

1、1有關(guān)有關(guān)verilogverilog算法及建模算法及建模1有關(guān)C、VeilogHDL、VHDL.........................................................................................................11.1C與Verilog......................................................

2、................................................................11.2VerilogHDL與VHDL........................................................................................................32有關(guān)Verilog中的一些語法................

3、.......................................................................................52.1運(yùn)算符..............................................................................................................................

4、..52.2Wire、reg、tri、memy型.........................................................................................62.3assign和always語句........................................................................................

5、.............62.4阻塞賦值和非阻塞賦值....................................................................................................82.5Verilog中使用的一些關(guān)鍵字.........................................................................

6、................92.6其他..................................................................................................................................133有關(guān)Verilog建模......................................................

7、................................................................153.1軟核、固核、硬核...........................................................................................................153.2模塊設(shè)計(jì)流程.........................

8、.........................................................................................153.3門級結(jié)構(gòu)..........................................................................................................................

9、163.4基本邏輯運(yùn)算..................................................................................................................163.5控制邏輯......................................................................................

10、....................................163.6同步和異步......................................................................................................................173.7有限狀態(tài)機(jī)..............................................

11、........................................................................183.8綜合的一般原則..............................................................................................................214有關(guān)總線和時(shí)鐘................

12、..........................................................................................................224.1I2C雙向二線制串行總線協(xié)議....................................................................................224.2時(shí)鐘發(fā)生器的

13、形成（分頻的另外一種實(shí)現(xiàn)方式）.......................................................221有關(guān)有關(guān)C、VeilogVeilogHDLHDL、VHDLVHDL1.11.1C與VerilogVerilogC語言配合VerilogHDL來設(shè)計(jì)算法的硬件電路塊時(shí)考慮的三個(gè)主要問題：?為什么選擇C語言與VerilogHDL配合使用？?C語言與VerilogHDL的使用有何限制？?如何利用C來

14、加速硬件的設(shè)計(jì)和故障檢測？1)1)為什么選擇為什么選擇C語言與語言與Verilog配合使用配合使用首先，C語言很靈活，查錯(cuò)功能強(qiáng)，還可以通過PLI（編程語言接口）編寫自己的系任務(wù)直接與硬件仿真器（如VerilogXL）結(jié)合使用。C語言是目前世界上應(yīng)用最為廣泛的一種編程語言，因而C程序的設(shè)計(jì)環(huán)境比VerilogHDL的完整。此外，C語言可應(yīng)用于許多領(lǐng)域，有可靠的編譯環(huán)境，語法完備，缺陷較少。比較起來，Verilog語言只是針對硬件描述的，

15、在別處使用（如用于算法表達(dá)等）并不方便。而且Verilog的仿真、綜合、查錯(cuò)工具等大部分軟件都是商業(yè)軟件，與C語言相比缺乏長期大量的使用，可靠性較差，亦有很多缺陷。所以，只有在C語言的配合使用下，Verilog才能更好地發(fā)揮作用。3從上面的討論我們可以總結(jié)如下：?C語言與Verilog硬件描述語言可以配合使用，輔助設(shè)計(jì)硬件?C語言與Verilog硬件描述語言很象，只要稍加限制，C語言的程序很容易轉(zhuǎn)成Verilog的程序1.21.2Ver

16、ilogVerilogHDLHDL與VHDLVHDLVerilogHDL和VHDL都是用于邏輯設(shè)計(jì)的硬件描述語言，并且都已成為IEEE標(biāo)準(zhǔn)。VHDL是在1987年成為IEEE標(biāo)準(zhǔn)，VerilogHDL則在1995年才正式成為IEEE標(biāo)準(zhǔn)。之所以VHDL比VerilogHDL早成為IEEE標(biāo)準(zhǔn)，這是因?yàn)閂HDL是美國軍方組織開發(fā)的，而VerilogHDL則是從一個(gè)普通的民間公司的私有財(cái)產(chǎn)轉(zhuǎn)化而來，基于VerilogHDL的優(yōu)越性，才成為的