動(dòng)態(tài)可重構(gòu)FPGA布局算法的研究與改進(jìn).pdf

1、隨著嵌入式系統(tǒng)復(fù)雜度的不斷提高，以FPGA(Field Programmable Gate Array)為代表的可編程邏輯器件得到了廣泛的應(yīng)用。FPGA為開發(fā)者提供了便捷的硬件電路設(shè)計(jì)方案，通過FPGA輔助設(shè)計(jì)軟件可以在線的完成硬件電路設(shè)計(jì)的整個(gè)過程，大大縮短了嵌入式系統(tǒng)的開發(fā)周期。在FPGA硬件電路的設(shè)計(jì)流程中，布局是最耗時(shí)的一個(gè)階段，也是對(duì)最終生成的硬件電路質(zhì)量影響較大的一個(gè)階段，提高布局階段的效率往往能夠較大程度的縮短FPGA的設(shè)

2、計(jì)周期，因而關(guān)于FPGA布局問題的研究一直是近年來的熱點(diǎn)。
　　 FPGA布局需要解決兩個(gè)主要問題，布局評(píng)價(jià)方法的確定和布局算法的設(shè)計(jì)。布局評(píng)價(jià)方法決定了布局的優(yōu)化方向?，F(xiàn)有的布局軟件通常以連接各個(gè)邏輯塊的布線長(zhǎng)度來作為布局優(yōu)劣的評(píng)價(jià)標(biāo)準(zhǔn)，隨著動(dòng)態(tài)可重構(gòu)FPGA的發(fā)展，單純考慮布線長(zhǎng)度的布局評(píng)價(jià)方法體現(xiàn)出一定的局限性。本文對(duì)此問題進(jìn)行了研究，并在對(duì)原有方法局限性進(jìn)行分析的基礎(chǔ)上提出了綜合考慮布線長(zhǎng)度，面積代價(jià)布局評(píng)價(jià)方法。實(shí)驗(yàn)表

3、明，新的布局評(píng)價(jià)方法能夠有效的較少布局面積。
　　 FPGA布局算法關(guān)系到布局求解的效率和最終布局的質(zhì)量。FPGA布局是一個(gè)NP難問題，通常需要采用啟發(fā)式算法對(duì)布局進(jìn)行迭代求解，目前已有一些布局工具如VPR采用模擬退火算法來進(jìn)行求解。本文研究了FPGA布局問題的模擬退火解決方案，并對(duì)其局限性進(jìn)行了分析，在此基礎(chǔ)上提出了遺傳算法解決方案和自動(dòng)控溫的改進(jìn)模擬退火算法解決方案，通過實(shí)驗(yàn)對(duì)三者的性能進(jìn)行了對(duì)比，分析了算法的效率和擴(kuò)展性問