基于PCI Express總線(xiàn)的高性能嵌入式系統(tǒng)研究.pdf

1、計(jì)算機(jī)總線(xiàn)技術(shù)發(fā)展迅速，傳統(tǒng)的PCI總線(xiàn)已經(jīng)遠(yuǎn)遠(yuǎn)不能滿(mǎn)足當(dāng)前的總線(xiàn)帶寬要求，正在逐步被PCI Express總線(xiàn)所取代。PCI Express總線(xiàn)使用了獨(dú)享帶寬的點(diǎn)對(duì)點(diǎn)拓?fù)?、基于?shù)據(jù)包的串行傳輸?shù)刃录夹g(shù)，在保持軟件兼容性的同時(shí)提供了更高的總線(xiàn)帶寬，解決了PCI總線(xiàn)的速度限制問(wèn)題。 PCI Express總線(xiàn)的實(shí)現(xiàn)技術(shù)有多種，論文在詳細(xì)對(duì)比分析各種實(shí)現(xiàn)方案后，采用FPGA為技術(shù)核心來(lái)實(shí)現(xiàn)高速數(shù)據(jù)采集和PCI Express總線(xiàn)接

2、口，并從硬件部分和軟件部分兩個(gè)方面對(duì)系統(tǒng)進(jìn)行了深入研究，最終實(shí)現(xiàn)了一套通過(guò)PCI Express總線(xiàn)進(jìn)行高速數(shù)據(jù)采集的完整的高性能嵌入式系統(tǒng)。 系統(tǒng)硬件部分負(fù)責(zé)采集前端高速LVDS數(shù)據(jù)并通過(guò)PCI Express總線(xiàn)傳輸給計(jì)算機(jī)，以Xilinx公司ML505開(kāi)發(fā)板為實(shí)現(xiàn)載體，通過(guò)在Virtex-5 FPGA中設(shè)計(jì)邏輯實(shí)現(xiàn)高性能的DMA傳輸。FPGA中邏輯由Endpoint Block Plus IP核和系統(tǒng)邏輯組成。系統(tǒng)邏輯作為

3、系統(tǒng)的核心使用發(fā)送引擎、接收引擎、端點(diǎn)內(nèi)存和DMA引擎四個(gè)主要模塊，完成了TLP的發(fā)送與接收，DMA傳輸?shù)陌l(fā)起與控制、采集信號(hào)的存儲(chǔ)等任務(wù)。 系統(tǒng)軟件部分由負(fù)責(zé)硬件通信的驅(qū)動(dòng)程序和負(fù)責(zé)人機(jī)交互的應(yīng)用程序組成。為保證系統(tǒng)性能，驅(qū)動(dòng)程序使用DriverStudio開(kāi)發(fā)，采用直接事件通知模式保證軟件響應(yīng)時(shí)間，使用了兩級(jí)數(shù)據(jù)緩沖機(jī)制保證文件的硬盤(pán)寫(xiě)入速度。應(yīng)用程序使用Visual C++軟件開(kāi)發(fā)，使用了多線(xiàn)程技術(shù)與異步I/O技術(shù)提高了軟