版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、復(fù)旦大學(xué)碩士學(xué)位論文高性能嵌入式同步SRAM的研究與設(shè)計(jì)姓名:曹妙申請(qǐng)學(xué)位級(jí)別:碩士專業(yè):電子與通信工程指導(dǎo)教師:洪志良20091008AbstractSRAM,whichhasbecomeacriticalcomponentofmodemVLSI,hasattractedmuchmoreattentionrecentlyThispapermalnlyfocusesonhowtodesignahigllperformanceSRAMAf
2、tertheresearchofSRAMcellsandperipherycircuits,wetrytofindawaytoacceleratethereadandwriteoperationspeed,andreducethepowerdissipationThispaperfirstintroducestheprincipleofhowtodecideSRAMarraysizeItshowsthatlargearraysizelo
3、wersspeedandincreasespowerdissipationwhilesmallarraysizeincreaseschipcostsWordlinedecoderinfluencesthedelayfromclocktowordlinedirectlySOit’SnecessarytodesignahighspeedwordlinedecoderInVDSMprocess,interconnect&layisdomina
4、ntWordlineresistancecanbedecreasedbyenlargingthewidthofwordlinemetalThus,thewordlinespeedisacceleratedandthepowerisreducedAlso,bitlinecapacitancescanbereducedbyreducingthewidthofbitlinemetal,SOthechargesinthebitlinewillb
5、edischargedquicklyTheuseofprechargecircuitsandsenseamplifiercircuitsgreatlyacceleratesthereadspeedVoltagelatchedsenseamplifierispopularbecauseofitssmallareafastspeedandllighsensitivityThispaperreportsthedesignof64KbSRAM、
6、析tllCMOSsixtransistorSRAMcellItuses65nmCMOSNwellprocesswinlonepolyandfivelevelmetalsAfterpostlayoutsimulation,itshowsthat,whenatSScomerand125“(2,麗tllasupplyvoltageof09vthetimefromthehighedgeofclocktothedataoutputsignal一R
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 嵌入式SRAM性能模型與優(yōu)化.pdf
- VDSM嵌入式SRAM設(shè)計(jì)研究.pdf
- 嵌入式SRAM優(yōu)化設(shè)計(jì).pdf
- 高速低功耗嵌入式SRAM研究與設(shè)計(jì).pdf
- 嵌入式128Kb SRAM的研究與設(shè)計(jì).pdf
- 高性能嵌入式MCU內(nèi)核設(shè)計(jì)與功能擴(kuò)展.pdf
- 高速低功耗嵌入式SRAM的設(shè)計(jì)研究.pdf
- 嵌入式SRAM的可測(cè)性設(shè)計(jì)研究.pdf
- 嵌入式SRAM編譯器的設(shè)計(jì).pdf
- 高速低功耗嵌入式SRAM的設(shè)計(jì).pdf
- 高性能雙端口嵌入式存儲(chǔ)器的研究與設(shè)計(jì).pdf
- 嵌入式SoC片上SRAM PUF的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 高性能嵌入式CPU旁路轉(zhuǎn)換單元設(shè)計(jì).pdf
- 嵌入式CPU的納米尺度SRAM設(shè)計(jì)研究.pdf
- 嵌入式SRAM的優(yōu)化設(shè)計(jì)方法與測(cè)試技術(shù)研究.pdf
- 高性能低功耗嵌入式內(nèi)存管理單元設(shè)計(jì)研究.pdf
- 嵌入式SRAM內(nèi)建自測(cè)試設(shè)計(jì).pdf
- 嵌入式SRAM編譯器設(shè)計(jì)與IP驗(yàn)證.pdf
- 40nm高速嵌入式SRAM IP設(shè)計(jì).pdf
- 嵌入式系統(tǒng)的片上SRAM編譯優(yōu)化研究.pdf
評(píng)論
0/150
提交評(píng)論