高性能雙端口嵌入式存儲器的研究與設計.pdf

1、高性能嵌入式存儲器是現(xiàn)代數(shù)字信號處理器(DSP)的重要部件之一，特別隨著DSP芯片設計的SOC化，其容量的大小、工作頻率的高低直接影響到系統(tǒng)對數(shù)據(jù)處理的速度和吞吐量。本文首先介紹了一些常見的嵌入式存儲器，然后將其中在DSP芯片設計中最常見的兩種嵌入式存儲器SRAM和DRAM相互比較，并詳盡的研究了SRAM存儲器。SRAM存儲器采用的是SRAM存儲單元，具有讀寫速度快、可制造性高等優(yōu)點，其電路結構通常分為存儲矩陣、地址譯碼器和讀/寫控制電

2、路三部分。 ZKLC-0201是一種高性能的32位數(shù)字信號處理器(DSP)，內(nèi)部有雙端口SRAM和I/O外設，這些外設受專門的I/O總線支持，從而形成了一個完整的片上系統(tǒng)。利用片內(nèi)的指令緩沖，處理器執(zhí)行指令的時間可以是一個單周期。ZKLC-0201結合了一個性能優(yōu)良的浮點DSP核以及豐富的片上功能，這些功能有主機接口、DMA控制器、串口、鏈路口以及可用于多處理機系統(tǒng)的總線連接方式。ZKLC-0201的超級哈佛結構：一個縱橫式的總

3、線(CrossbarBus)交換機將一個數(shù)字處理器(NumericProcessor)核與一個獨立的I/O處理器(I/OProcessor)、雙口(Dual-Potted)存儲器(Memory)、并行的系統(tǒng)總線(ParallelSystemBus)等連接起來。 ZKLC-0201中的雙端口嵌入式存儲器是一個應用于高性能DSP處理器中的SRAM存儲器，支持對16比特、32比特、40比特和48比特4種不同長度數(shù)據(jù)的存取。 本

4、文首先從系統(tǒng)設計、體系結構和其所需要達到的性能指標進行分析上對雙端口嵌入式存儲器進行分析；然后，從電路結構上將其分為存儲陣列、讀寫電路、數(shù)據(jù)通路及其控制電路、地址譯碼和冗余控制五部分，并逐一進行分析和設計，并對雙端口實現(xiàn)、接口設計、時序設計、電路結構設計、存儲器測試設計均作了詳細的介紹。 嵌入式存儲器IP軟核設計的主要作用在于驗證系統(tǒng)設計，并為工程中心下一步的設計仿真工作進行準備，設計上采用混合設計的描述方法，并對設計的存儲器I