基于FPGA技術(shù)的數(shù)控插補(bǔ)器算法改進(jìn)研究.pdf

1、本課題涉及先進(jìn)的FPGA技術(shù)引入到數(shù)控插補(bǔ)時(shí)某些算法的改進(jìn)，主要目的是更好的利用FPGA具有系統(tǒng)芯片化、高可靠性、開發(fā)設(shè)計(jì)周期短等特點(diǎn)，及具有系統(tǒng)內(nèi)可再編程的性能，來解決目前軟件插補(bǔ)速度慢而硬件插補(bǔ)設(shè)計(jì)復(fù)雜、調(diào)整和修改困難的缺點(diǎn)。
　　 本課題采用Verilog HDL硬件描述語言設(shè)計(jì)了逐點(diǎn)比較法、數(shù)字積分法、比較積分法這三種插補(bǔ)算法的直線和圓弧的插補(bǔ)電路模塊，并將這六個(gè)模塊整合在一個(gè)模塊中。對(duì)于插補(bǔ)電路模塊設(shè)計(jì)正確性的驗(yàn)證，本

2、論文使用ModelSim仿真軟件對(duì)插補(bǔ)電路模塊進(jìn)行仿真驗(yàn)證，驗(yàn)證了插補(bǔ)電路模塊設(shè)計(jì)的正確性。論文還利用VC++6.0設(shè)計(jì)了插補(bǔ)軌跡模擬軟件，通過向插補(bǔ)電路模塊輸入各種不同的數(shù)據(jù)進(jìn)行插補(bǔ)，然后利用該軟件對(duì)插補(bǔ)電路模塊所插補(bǔ)出來的軌跡數(shù)據(jù)進(jìn)行模擬，進(jìn)一步驗(yàn)證了該插補(bǔ)電路模塊設(shè)計(jì)的正確性。
　　 論文還結(jié)合插補(bǔ)電路設(shè)計(jì)，對(duì)插補(bǔ)算法的某些方面進(jìn)行了有效的修正。如在處理逐點(diǎn)比較法圓弧插補(bǔ)終點(diǎn)判別時(shí)，對(duì)于插補(bǔ)整圓的情況進(jìn)行了修正；在處理數(shù)字