基于DSP和FPGA的雙通道1GHz高速ADC數(shù)據(jù)采集系統(tǒng).pdf

1、AdissertationsubmittedtoZhengzhouUniversityforthedegreeofMaster1GHzdualchannelhighspeeddataacquisitionsystembasedonDSPandFPGAByYangYuSupervisor：ZhongyongWangSignal&InformationProcessingSchoolofInformationEngineeringApril

2、2011摘要摘要高速數(shù)據(jù)采集系統(tǒng)(DataAcquisitionSystem，簡稱DAS)作為信息系統(tǒng)的重要組成部分，是進(jìn)行數(shù)字信號處理的必要環(huán)節(jié)，已被廣泛應(yīng)用于雷達(dá)、通信、軟件無線電和遙感等領(lǐng)域。隨著高速ADC與大規(guī)?，F(xiàn)場可編程邏輯器件(FPGA)性能的大幅度提高，高速數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)也愈發(fā)靈活高效。高性能FPGA作為系統(tǒng)的控制核心，實現(xiàn)對采樣數(shù)據(jù)的接收、緩存、檢測和傳輸?shù)炔僮鳎箶?shù)據(jù)采集系統(tǒng)的功能實現(xiàn)具有較高的可擴(kuò)展性和靈活

3、性。為了完成中頻模擬信號的數(shù)字化過程，達(dá)到1GHz的采樣速率，本文完成了一種基于并行時間交替采樣原理制作的高速數(shù)據(jù)采集系統(tǒng)。論文首先討論了國內(nèi)外高速數(shù)據(jù)采集系統(tǒng)的技術(shù)和研究現(xiàn)狀，分析了本設(shè)計的性能指標(biāo)，進(jìn)而給出整體設(shè)計方案。隨后在硬件設(shè)計部分闡述了系統(tǒng)的電源管理，進(jìn)而分別設(shè)計了ADC模塊、FPGA模塊和DSP模塊的電路組成和接口電路。在PCB設(shè)計部分討論了信號完整性，提出了影響信號完整性的三個主要因素，并給出了解決方法，然后講述了電源完

4、整性問題和高速PCB的布局和布線時的注意事項。在軟件設(shè)計部分描述了FPGA內(nèi)部的高速分流(DMUX)模塊、乒乓緩存模塊和外部存儲器緩沖接口的原理和實現(xiàn)過程。最后對各個模塊進(jìn)行仿真、調(diào)試并給出了仿真結(jié)果和數(shù)據(jù)。DSP部分描述了如何正確有效的讀取FPGA內(nèi)部FIFO，并介紹了通過PCI接口將數(shù)據(jù)傳遞給上位機(jī)系統(tǒng)進(jìn)行有效分析的方法。高速數(shù)據(jù)采集系統(tǒng)采用高速ADC大規(guī)模FPGA高性能DSP的方案，增強(qiáng)了系統(tǒng)設(shè)計的靈活性，方便了后期根據(jù)需要進(jìn)行數(shù)