基于DSP-FPGA的高速數(shù)據(jù)采集與處理.pdf

1、隨著社會(huì)的發(fā)展，高速數(shù)據(jù)采集系統(tǒng)已經(jīng)廣泛的應(yīng)用到航空航天電子設(shè)備、多媒體、雷達(dá)信號(hào)處理、數(shù)字寬帶通信等各個(gè)領(lǐng)域。隨著制造工藝技術(shù)的提高，采樣速率高達(dá)G赫茲的高速采集芯片已經(jīng)問世，對(duì)應(yīng)的超高速數(shù)據(jù)處理和海量數(shù)據(jù)傳輸也成為研究的熱點(diǎn)問題，同時(shí)，對(duì)于數(shù)據(jù)采集系統(tǒng)的一些關(guān)鍵技術(shù)指標(biāo)精度、分辨率、采集速率等的要求也越來越高。
　　本文首先介紹了高速數(shù)據(jù)采集和處理技術(shù)在國(guó)內(nèi)外的現(xiàn)狀以及當(dāng)前的發(fā)展態(tài)勢(shì)，然后建立采樣速率高達(dá)G赫茲的高速采集系統(tǒng)，

2、采樣間隔最小可達(dá)幾個(gè)皮秒。高速信號(hào)在電纜中傳輸會(huì)發(fā)生上升邊沿變緩、過沖、振鈴等信號(hào)畸變問題，該系統(tǒng)對(duì)在電纜中傳輸?shù)母咚傩盘?hào)進(jìn)行采樣、處理和分析。在這種狀況下，本文提出了以FPGA和高速AD轉(zhuǎn)換器為核心的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案，并對(duì)高速信號(hào)完整性進(jìn)行分析，合理設(shè)計(jì)PCB中走線和器件的布局，對(duì)在高噪聲環(huán)境下的軟件濾波和高速數(shù)據(jù)傳輸過程中差錯(cuò)控制技術(shù)做了相應(yīng)研究。
　　高速信號(hào)在電纜中進(jìn)行傳輸時(shí)，遇到電纜中因短路、斷路等故障造成阻抗變

3、化的節(jié)點(diǎn)時(shí)，高速信號(hào)就會(huì)發(fā)生反射對(duì)原始信號(hào)造成干擾，從而造成高速數(shù)據(jù)采集系統(tǒng)采集的數(shù)據(jù)發(fā)生偏差。還有，前端采集電路造成的非線性誤差和環(huán)境噪聲的影響，這些因素都導(dǎo)致采集到的數(shù)據(jù)與真實(shí)數(shù)據(jù)相比有一定的偏差。因此，為了消除該偏差對(duì)高速信號(hào)的影響，本文建立了基于最小二乘算法的分段擬合模型，該模型對(duì)采集的數(shù)據(jù)進(jìn)行非線性處理,并且經(jīng)過仿真和驗(yàn)證可以發(fā)現(xiàn)處理后的數(shù)據(jù)誤差在0.1％之內(nèi)。
　　最后，充分應(yīng)用上述研究成果，建立了高速信號(hào)處理和分析的

4、通用驗(yàn)證平臺(tái)，該平臺(tái)基于 DSP+FPGA為核心進(jìn)行軟件和硬件實(shí)現(xiàn)，可以對(duì)高速信號(hào)進(jìn)行采樣、分析和處理。在高速信號(hào)在電纜中傳輸場(chǎng)景下,如果電纜發(fā)生短路和斷路等故障，通過對(duì)高速信號(hào)分析，可以定位故障點(diǎn)的位置，利用該系統(tǒng)測(cè)量長(zhǎng)度50到100米的電纜發(fā)現(xiàn)誤差在1米之內(nèi)。通過該平臺(tái)的微型阻抗測(cè)量功能可以得到電纜的阻抗，另外還能實(shí)現(xiàn)電壓、頻率、電容等功能的測(cè)量，這些參數(shù)可以作為今后高速信號(hào)傳輸特性分析的一個(gè)重要依據(jù)，為今后充分研究高速信號(hào)在傳輸中