基于FPGA的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì).pdf

1、隨著電子信息技術(shù)的不斷發(fā)展,FPGA技術(shù)在數(shù)據(jù)采集領(lǐng)域得到了廣泛的應(yīng)用。數(shù)據(jù)采集系統(tǒng)中高速實(shí)時(shí)的接收處理數(shù)據(jù)有著重大的意義,在眾多的領(lǐng)域中高速性的價(jià)值越來越得到體現(xiàn)。比如在電力傳輸,爆炸等一些特殊場(chǎng)合,溫度、壓力等物理參數(shù)變化非常迅速,對(duì)這些物理量進(jìn)行監(jiān)視和測(cè)量,就需要采樣速率高的數(shù)據(jù)采集系統(tǒng)。高速數(shù)據(jù)采集系統(tǒng)內(nèi)部需要由高速邏輯電路實(shí)現(xiàn)。由于 FPGA具有并行處理的能力。所以本論文采用了 FPGA作為核心控制器件。
　　FPGA(

2、現(xiàn)場(chǎng)可編程邏輯門陣列)具有高速、高集成度和高可靠性的特點(diǎn),本課題設(shè)計(jì)了一個(gè)基于 FPGA的高速數(shù)據(jù)采集系統(tǒng),采用 Xilinx-V5系列的FPGA搭建的硬件平臺(tái),以 FPGA作為整個(gè)系統(tǒng)的控制核心,利用 A/D轉(zhuǎn)換器來完成對(duì) AD數(shù)據(jù)的轉(zhuǎn)換,從而進(jìn)行存儲(chǔ)和傳輸。通過CCS編程控制 DSP將串口發(fā)來的指令傳送給 FPGA,然后查詢 FPGA的FIFO狀態(tài),當(dāng)查詢到半滿的狀態(tài)時(shí),即開始從 FIFO讀取數(shù)據(jù),將數(shù)據(jù)發(fā)送到串口。DSP控制 FP

3、GA的操作均由讀寫寄存器完成。
　　本設(shè)計(jì)的高速數(shù)據(jù)采集系統(tǒng)具有采樣速率高、精度高、存儲(chǔ)量大、上傳速度快等特性,采樣方式為并行交替實(shí)時(shí)采樣,利用兩個(gè)采樣速率為250MSPS的A/D轉(zhuǎn)換器并行交替采樣一路信號(hào),實(shí)現(xiàn)500MSPS采樣速率,采樣精度可達(dá)16bits,采集點(diǎn)數(shù)為1～25K,具有硬件累加功能,累加次數(shù)為1～250K,帶寬200KHz,信號(hào)輸入范圍6dBm(±632mV),可廣泛用于對(duì)數(shù)據(jù)采集的速率、精度、存儲(chǔ)量要求較高的多