基于掃描鏈阻塞技術(shù)的低費(fèi)用測(cè)試方法研究.pdf

1、隨著集成電路在日常生活中的廣泛應(yīng)用，集成電路測(cè)試作為保證產(chǎn)品質(zhì)量的重要環(huán)節(jié)，越來(lái)越受到人們的重視。然而隨著集成電路規(guī)模增大，集成度不斷提高，測(cè)試變得非常困難，測(cè)試成本越來(lái)越高。因此，降低測(cè)試成本，并且實(shí)現(xiàn)對(duì)集成電路低功耗測(cè)試將變得尤為重要。多掃描子鏈測(cè)試技術(shù)很早就被提出來(lái)并廣泛應(yīng)用，其中掃描鏈阻塞技術(shù)是目前比較流行的技術(shù)之一。掃描鏈輪流捕獲技術(shù)是在掃描鏈阻塞技術(shù)的基礎(chǔ)上，增加了故障被檢測(cè)的機(jī)會(huì)，進(jìn)一步降低了測(cè)試功耗。
　　 掃描

2、鏈阻塞技術(shù)有效地降低了測(cè)試功耗，但是測(cè)試應(yīng)用時(shí)間較長(zhǎng)，從而導(dǎo)致測(cè)試費(fèi)用增加。為了解決這一問(wèn)題，本文提出一種基于掃描鏈阻塞技術(shù)的低費(fèi)用方法。該方法利用了測(cè)試向量之間的相容性，降低測(cè)試應(yīng)用時(shí)間。其實(shí)現(xiàn)方法是：將被測(cè)電路中需要施加的測(cè)試向量，進(jìn)行相容性計(jì)算。通過(guò)對(duì)前一個(gè)測(cè)試向量的后半段和后一個(gè)測(cè)試向量的前半段的相容位進(jìn)行壓縮，以達(dá)到掃入掃描鏈數(shù)據(jù)量的減少。實(shí)驗(yàn)結(jié)果表明該方法有效地減少測(cè)試應(yīng)用時(shí)間，并且不需要額外的硬件代價(jià)。
　　 其次

3、，本文提出一種基于掃描鏈輪流捕獲技術(shù)的掃描單元重排序方法。該方法通過(guò)將捕獲同一故障的不同掃描單元重新排列到不同的掃描子鏈中，以增大故障捕獲的概率。在該方法中，我們首先構(gòu)造一個(gè)無(wú)向圖，其中掃描鏈中的掃描單元作為節(jié)點(diǎn)，如果兩個(gè)節(jié)點(diǎn)之間能夠共同檢測(cè)故障，則存在邊相連。其中，掃描單元之間能夠共同檢測(cè)的故障數(shù)看成連線的權(quán)值。將增大故障捕獲概率問(wèn)題轉(zhuǎn)化為求無(wú)向圖最大割的問(wèn)題，進(jìn)而利用一種貪心算法求解。實(shí)驗(yàn)結(jié)果表明，該方法有效地減少了測(cè)試向量的個(gè)數(shù)，