基于掃描鏈阻塞技術(shù)降低測(cè)試費(fèi)用的方法研究.pdf

1、為了保證集成電路產(chǎn)品的質(zhì)量，測(cè)試是非常重要的一個(gè)環(huán)節(jié)，然而隨著被測(cè)電路變得日益復(fù)雜，集成度不斷提高，測(cè)試變得非常困難，測(cè)試成本越來越高。因此，如何解決測(cè)試成本過高，并且實(shí)現(xiàn)對(duì)集成電路高效測(cè)試的問題將變得尤為重要。一種基于掃描鏈阻塞技術(shù)的掃描測(cè)試結(jié)構(gòu)被提出來，該結(jié)構(gòu)有效地降低了測(cè)試功耗，但其測(cè)試應(yīng)用時(shí)間較長(zhǎng)。
　　 為了克服這一缺陷，本文提出了一種基于TSP問題降低測(cè)試應(yīng)用時(shí)間的方法。該方法利用了測(cè)試向量之間的相容性，降低測(cè)試應(yīng)用

2、時(shí)間。其實(shí)現(xiàn)方法是：將需要施加到被測(cè)電路的測(cè)試向量看作節(jié)點(diǎn)，將掃描移入這些測(cè)試向量看成是遍歷這些節(jié)點(diǎn)。通過這些節(jié)點(diǎn)兩兩之間的距離構(gòu)造一個(gè)有向完全圖，將求最小測(cè)試應(yīng)用時(shí)間的問題轉(zhuǎn)化為求遍歷圖中所有節(jié)點(diǎn)的最小距離問題。該問題等價(jià)于非對(duì)稱的TSP問題，進(jìn)而可以用相應(yīng)的啟發(fā)式算法求解。實(shí)驗(yàn)結(jié)果表明該方法有效地減少測(cè)試應(yīng)用時(shí)間，并且不需要額外的硬件代價(jià)。
　　 其次，本文利用可控LFSR改進(jìn)掃描鏈阻塞結(jié)構(gòu)，以達(dá)到降低測(cè)試應(yīng)用時(shí)間和測(cè)試數(shù)據(jù)