PDP驅動電路輸出端ESD防護設計.pdf

1、本文主要研究等離子顯示器(Plasma Display Panel,PDP)驅動電路輸出端的靜電保護(Electro-Static discharge,ESD)問題,屬于高壓靜電防護設計領域,在芯片生產、測試等過程中會遭受靜電放電損傷,而且高壓器件的靜電防護能力較弱,因此,靜電防護設計存在重大意義。本論文的靜電放電保護設計主要有三方面內容。
　　(1)首先針對四種基本靜電防護器件進行器件設計和工藝仿真,然后交于foundry流片,

2、并進行了傳輸線脈沖(Transmission line pulse,TLP)測試。測試結果顯示TLP測試和工藝仿真之間有良好的對應關系,其中LIGBT器件的全芯片靜電防護能力最強,HBM可以達到6KV以上,同時設計者還發(fā)現器件的靜電放電保護能力和防閂鎖能力存在矛盾。
　　(2)設計者又重點優(yōu)化了LIGBT器件的結構參數來最大程度的提高其靜電放電能力,該優(yōu)化的主要思路為減短靜電放電電流路徑,從而降低其靜電放電時的導通電阻,盡量降低產

3、生的熱量,從而保護器件不受損毀,該針對器件結構優(yōu)化一定程度改善了器件的抗靜電放電能力,但未根本解決器件泄放電流能力和閂鎖矛盾。
　　(3)另一種設計思路是選擇性觸發(fā)寄生Silicon Controlled Rectifier(SCR)結構和PNP結構。其具體設計方案為用一個開關管來選擇性控制靜電放電能力強的SCR開啟還是抗閂鎖能力強的 PNP開啟,開關管用低壓N-Mental-Oxide-Semiconductor(NMOS)來實