集成電路中ESD防護研究.pdf

1、隨著半導體制造工藝的特征尺寸越來越小，靜電放電(ESD，Electro-StaticDischarge)已經(jīng)成為集成電路中最重要的可靠性問題之一。半導體制造工藝的不斷改進使得ESD防護設(shè)計越來越困難，國內(nèi)在ESD領(lǐng)域的研究相對較少。本論文主要研究了芯片上ESD防護設(shè)計，TCAD(工藝計算機輔助設(shè)計)仿真，及電路級建模。 本論文采用的工藝有：華虹NEC 0.18μm EEPROM CMOS工藝，和艦0.18μmCMOS工藝，中芯國

2、際0.18μm CMOS工藝和90nm CMOS工藝。論文首先設(shè)計并流片測試了現(xiàn)有常用的ESD防護器件，對主要的器件就行了評估：LSCR(橫向SCR)，MLSCR(改進式橫向SCR)，LVTSCR(低觸發(fā)電壓SCR)，HHSCR(高維持電壓SCR)和外部電路觸發(fā)的ESD防護器件。在此基礎(chǔ)上，本文提出并分析了兩種新穎的ESD防護器件：多晶硅柵輔助SCR(PASCR)和對稱式SCR。PASCR結(jié)構(gòu)采用了多晶硅版圖層次，測試結(jié)果表明PASCR

3、具有優(yōu)秀的ESD防護魯棒性能。單叉指PASCR只占據(jù)947μm2的版圖面積，能夠承載7-kV的人體模型的靜電沖擊。PASCR的魯棒性可以由“前向泄放通道撫平效應(yīng)”和“邊緣泄放通道效應(yīng)”來解釋。在對稱式版圖SCR部分，多叉指的雙流向?qū)ΨQ式版圖SCR和四流向?qū)ΨQ式版圖SCR能夠產(chǎn)生更均勻的電流通道來更好地泄放ESD電流。對稱式版圖SCR的TLP測試結(jié)果表明在相同的版圖面積下，雙流向?qū)ΨQ式版圖SCR的魯棒性比傳統(tǒng)多叉指MLSCR提高兩倍以上，

4、并且能夠承載15-kV的人體模型的靜電沖擊。同時，四流向?qū)ΨQ式版圖MLSCR的面積只有傳統(tǒng)非對稱式版圖的39％，但是能夠耐受同等程度的ESD沖擊。測試結(jié)果進一步表明了PASCR和對稱式版圖SCR的“S”型電流.電壓特性能夠根據(jù)不同的被防護電路做出相應(yīng)的調(diào)整。論文針對實際生產(chǎn)中的某個特定工藝，提出了一個基于SCR的片上ESD防護解決方案。測試結(jié)果表明該ESD防護設(shè)計解決方案完全滿足設(shè)計指標。 對于ESD防護器件的TCAD仿真，本學

5、位論文在傳統(tǒng)直流仿真的基礎(chǔ)上提出了一種新穎的評估ESD防護器件綜合性能的方法。這個仿真方法采用了能夠更好地描述ESD事件的混合瞬態(tài)仿真電路模式。該方法論可以綜合評估ESD防護器件的魯棒性，有效性，透明性，和敏捷性。本學位論文根據(jù)這個TCAD仿真方法對基于SCR的ESD防護器件進行了魯棒性能評估，并提出了“魯棒系數(shù)”的概念?！棒敯粝禂?shù)”可以用來比較不同ESD模型和等級，不同類型的ESD防護器件的魯棒性能。仿真和測試結(jié)果比較表明：本文中的T

6、CAD瞬態(tài)評估方法論的收斂性好，并對ESD器件的設(shè)計有很強的指導作用。最后本學位論文提出了基于Verilog-A語言的ggNMOS(柵接地NMOS)和SCR的宏模塊模型。在ggNMOS的建模中，本文指出了一種提取“雪崩擊穿”和“二次擊穿”電學參數(shù)的方法。SCR模型包含了七個用Verilog A語言編寫的宏模塊。本文對這七個模塊的物理方程做了詳細的描述。從ggNMOS和SCR的仿真結(jié)果可以看出，這兩個器件模型的建立對系統(tǒng)級仿真ESD防護有

7、很強的指導作用。 本學位論文的研究工作對深亞微米工藝中ESD防護設(shè)計的解決具有重要的指導意義。有關(guān)ESD防護設(shè)計已經(jīng)在相關(guān)工藝線中得到應(yīng)用(包括某公司的智能卡芯片等)。論文主要創(chuàng)新點包括：利用多晶硅版圖層次設(shè)計ESD防護器件；利用空間對稱式版圖結(jié)構(gòu)提高了防護器件的導通均勻性；利用TCAD瞬態(tài)仿真技術(shù)對ESD防護器件作了綜合性能評估。上述創(chuàng)新點已經(jīng)申請了發(fā)明專利。另外，本文對基本的ESD器件進行的電路級宏模塊建模也具有一定創(chuàng)新性。