版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、靜電放電(ESD,Electro-Static Discharge)是一種客觀存在的自然現(xiàn)象,對(duì)于半導(dǎo)體集成電路具有極大的危害。尤其在納米集成電路中,ESD防護(hù)研究至關(guān)重要。本論文主要基于28-nm CMOS工藝進(jìn)行ESD防護(hù)研究,提出28-nm工藝下I/O以及核心(Core)電路的ESD設(shè)計(jì)窗口,對(duì)基本的二極管、MOS管以及SCR(Silicon Controlled Rectifier)防護(hù)器件進(jìn)行流片分析,并針對(duì)提出的ESD設(shè)計(jì)窗
2、口設(shè)計(jì)新型的SCR結(jié)構(gòu)。此外,還針對(duì)納米集成電路版圖的抗栓鎖(Latch up)性能進(jìn)行設(shè)計(jì)研究。本論文的主要研究?jī)?nèi)容和結(jié)論如下:
1)總結(jié)了納米集成電路的ESD防護(hù)網(wǎng)絡(luò);根據(jù)28-nm CMOS工藝I/O以及Core的工作電壓以及柵氧擊穿電壓,分別給出ESD設(shè)計(jì)窗口并提出ESD防護(hù)目標(biāo)。
2)針對(duì)二極管設(shè)計(jì)不同類型、不同結(jié)構(gòu)的ESD防護(hù)器件,總結(jié)得出柵極隔離二極管(Gate Diode)具有正向?qū)娮璧偷膬?yōu)點(diǎn);通
3、過流片驗(yàn)證,對(duì)于28-nm CMOS工藝下的二極管串達(dá)林頓效應(yīng)已經(jīng)不再明顯,分析得知這是倒阱工藝所造成的;給出二極管的ESD防護(hù)總結(jié)。
3)總結(jié)28-nm CMOS工藝下GGNMOS(Gate Grounded NMOS)以及GDPMOS(Gate-VDD PMOS)的ESD防護(hù)性能,其中防護(hù)能力更好的GGNMOS的魯棒性也僅有7.3mA/μm;流片驗(yàn)證得出ESDimplant層對(duì)于MOS器件的ESD性能的提高已經(jīng)變得極其有限
4、,反而提高了漏電流,分析可知這是P-Well濃度逐漸提高造成的;給出MOS管的ESD防護(hù)總結(jié)。
4)對(duì)于基本的二極管、MOS管以及SCR進(jìn)行TCAD(Technology ComputerAided Design)仿真,并通過公式推導(dǎo)分析上述ESD防護(hù)器件的基本性質(zhì)。
5)提出新型的具有小回滯特性的SS-SCR(Small Snapback SCR)。該器件的觸發(fā)電壓為7.1V,維持電壓為5.8V,并且通過參數(shù)調(diào)整可
5、以達(dá)到1V以內(nèi)的ESD工作窗口,滿足28-nm CMOS工藝下的I/O ESD設(shè)計(jì)窗口;SS-SCR的魯棒性為43.3 mA/μm,與基本SCR相近,且其維持電壓受溫度的影響小;SS-SCR的過沖電壓為17V,開啟時(shí)間為10 ns,均滿足ESD防護(hù)要求。
6)提出新型的VSCR(Vertical SCR)。該器件的觸發(fā)電壓為5.3 V,維持電壓為2.3 V,滿足28-nm CMOS工藝下的Core ESD設(shè)計(jì)窗口;VSCR的優(yōu)
6、點(diǎn)是結(jié)構(gòu)簡(jiǎn)單、魯棒性有近30 mA/μm,開啟時(shí)間僅為4.8 ns,通過監(jiān)測(cè)器(Monitor)的檢測(cè)進(jìn)一步證明VSCR可用于28-nm CMOS工藝的Core電路防護(hù)。
7)基于VSCR,通過結(jié)構(gòu)上的改進(jìn)提出Modified VSCR,通過流片驗(yàn)證可知Modified VSCR進(jìn)一步降低觸發(fā)電壓,但同時(shí)增加了栓鎖的風(fēng)險(xiǎn);通過版圖上的改進(jìn)提出New VSCR,解決VSCR單向?qū)ǖ谋锥?給出SCR的ESD防護(hù)總結(jié)。
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路中ESD防護(hù)研究.pdf
- 集成電路ESD失效機(jī)理和ESD防護(hù)電路研究.pdf
- CMOS集成電路的ESD防護(hù)研究.pdf
- 集成電路新型ESD防護(hù)器件研究.pdf
- 集成電路的ESD防護(hù)技術(shù)研究.pdf
- 集成電路的典型ESD防護(hù)設(shè)計(jì)研究.pdf
- 集成電路系統(tǒng)級(jí)ESD防護(hù)研究.pdf
- 射頻集成電路的ESD防護(hù)技術(shù)研究.pdf
- 集成電路ESD防護(hù)低壓器件的仿真研究.pdf
- CMOS射頻集成電路片上ESD防護(hù)研究.pdf
- 集成電路的老化預(yù)測(cè)與ESD防護(hù)研究.pdf
- CMOS集成電路ESD研究.pdf
- CMOS集成電路ESD保護(hù)研究.pdf
- 基于SCR的高壓集成電路ESD防護(hù)研究與設(shè)計(jì).pdf
- 集成電路片上ESD防護(hù)器件的設(shè)計(jì)與分析.pdf
- 功率集成電路的ESD保護(hù)研究.pdf
- cmos集成電路中的esd保護(hù)
- 集成電路典型工藝下I-O電路及片上ESD防護(hù)設(shè)計(jì)研究.pdf
- 功率集成電路中高壓ESD防護(hù)表面電流抑制模型與器件研究.pdf
- 高速混合信號(hào)集成電路ESD保護(hù)技術(shù).pdf
評(píng)論
0/150
提交評(píng)論