2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩74頁未讀 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著MOS器件柵氧化層變薄,柵的擊穿電壓下降,這使得ESD對集成電路的影響變大;同時在高速混合信號IC領域,高健壯度的ESD保護電路所產生的大的寄生電容與IC的工作速度之間存在著很難調和的矛盾,這使得ESD保護電路的設計變得更加困難。因此,對設計者來說,超深亞微米工藝下的高速集成電路ESD保護技術成為了很大的挑戰(zhàn)。本文針對高速混合信號集成電路ESD保護技術進行了研究,并設計出了應用于100Msps Pipeline ADC的ESD保護電

2、路。
  本文首先詳細分析了ESD保護器件GGNMOS、GGPMOS和LVTSCR的結構和工作原理,并結合SMIC0.18μm CMOS工藝和影響其性能參數的各種因素進行了綜合考慮,提出了適用于高速混合信號集成電路不同端口保護器件的選擇依據。
  根據被保護電路不同端口對ESD保護電路的具體要求,分別選取適當的ESD保護器件對輸入級、輸出級、VDD到VSS和數字時鐘端口的ESD保護電路進行了設計。其中,輸入級為主次二級的ES

3、D保護電路,其主級和次級ESD保護器件分別為LVTSCR和GGNMOS;輸出級ESD保護電路由GGNMOS和GGPMOS對構成;VDD-to-VSS和數字時鐘端口的ESD保護電路均由GGNMOS構成。同時,通過提高ESD保護器件的觸發(fā)電流和維持電壓有效地解決了ESD保護電路的閂鎖問題。
  利用二維器件仿真工具Medici對各類ESD保護電路中的保護器件的直流特性進行了仿真。由仿真結果可知,GGNMOS的觸發(fā)電壓為7V,低于所用工

4、藝下MOS管柵的擊穿電壓8.5V,可以在輸入MOS管的柵擊穿之前開啟。LVTSCR的二次擊穿電流大于30mA/μm,在較小的面積下,可以泄放較大的ESD電流。輸入級和數字時鐘端口的保護電路總的寄生電容均為0.25pF,該電容滿足輸入信號和時鐘信號對負載電容的要求。
  通過對ESD保護器件瞬態(tài)特性進行仿真可知,器件的開啟時間均低于0.15ns,滿足ESD模型放電速度的要求。在承受2KV的HBM ESD應力電壓下,GGNMOS、GG

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論