已閱讀1頁，還剩83頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、單位代碼：學(xué)號：!Q墨墨12013110934密級：壘五分類號：I叢生Z冬肛工孳大警HefeiUniversityofTechnology碩士學(xué)位論文MASTER’SDISSERTATIoN論文題目：學(xué)位類別：專業(yè)名稱：作者姓名：導(dǎo)師姓名：完成時間：ADissertationSubmittedfortheDegreeofMasterResearchandDesignofClockDutyCycleCorrectorCircuitinHi
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 時鐘占空比校準電路設(shè)計.pdf
- 低抖動時鐘占空比校準電路的研究與設(shè)計.pdf
- 帶占空比校正的高速時鐘接收電路研究與設(shè)計.pdf
- 用于高速流水線ADC的快速鎖定低抖動時鐘占空比電路.pdf
- 超高速ADC時鐘穩(wěn)定與編碼電路設(shè)計.pdf
- 基于高速FIR的分時ADC時鐘失配誤差校準技術(shù)研究.pdf
- 用于高速高精度ADC的時鐘穩(wěn)定電路研制.pdf
- 分時交替ADC時鐘失配數(shù)字校準設(shè)計與FPGA實現(xiàn).pdf
- 高速折疊插值A(chǔ)DC采樣時間失配誤差校準電路設(shè)計.pdf
- 高速ADC時鐘發(fā)生器的設(shè)計與實現(xiàn).pdf
- 高速ADC中SPI接口電路的研究與設(shè)計.pdf
- 時鐘占空比較準理論及電路實現(xiàn)的研究.pdf
- 基于FPGA高速時間交織ADC校準與研究.pdf
- 高速自校準CMOS片上時鐘設(shè)計研究.pdf
- 高速采樣ADC和時鐘信號的研究.pdf
- 高速高精度ADC集成電路的研究與設(shè)計.pdf
- Pipelined ADC中高速采樣保持電路的研究與設(shè)計.pdf
- 超高速ADC電路的研究和設(shè)計.pdf
- 高速時鐘恢復(fù)電路的ASIC研究與設(shè)計.pdf
- 流水線ADC中Offline數(shù)字校準電路的設(shè)計與實現(xiàn).pdf
評論
0/150
提交評論