具有BIT能力的加速度計(jì)模擬器設(shè)計(jì).pdf

1、本論文設(shè)計(jì)了一種具有BIT(機(jī)內(nèi)測(cè)試)能力的加速度計(jì)模擬器，這種模擬器既可以引入閉環(huán)測(cè)試系統(tǒng)，代替仿真模型中的加速度計(jì)模型進(jìn)行硬件在回路仿真；亦可以在實(shí)際應(yīng)用中作為真實(shí)的加速度計(jì)使用，進(jìn)行對(duì)目標(biāo)物體的加速度測(cè)量。本文的具體研究工作包括如下四部分內(nèi)容：
　　首先，論述基于DSP2812設(shè)計(jì)具有BIT能力的加速度計(jì)模擬器的優(yōu)點(diǎn)，詳細(xì)介紹模擬器的硬件設(shè)計(jì)和程序編寫的主要思想，給出了系統(tǒng)硬件和軟件的模塊化設(shè)計(jì)方案。
　　本系統(tǒng)硬件設(shè)

2、計(jì)采用雙電路板的結(jié)構(gòu)方案，主電路板負(fù)責(zé)系統(tǒng)的上電BIT和啟動(dòng)BIT、硬件在回路仿真應(yīng)用或?qū)嶋H應(yīng)用、故障模擬，主板中設(shè)計(jì)了豐富的通訊接口：4路A/D采樣接口、6路開關(guān)量I/O接口、1路RS-232串行接口、1路CAN總線接口、1路同步串行口。從電路板作為系統(tǒng)的硬件冗余備份，當(dāng)主電路板發(fā)生故障時(shí)，由其接替主電路板工作，兩板之間通過(guò)同步串行口SPI進(jìn)行通訊。
　　在硬件設(shè)計(jì)的基礎(chǔ)上，通過(guò)軟件編程實(shí)現(xiàn)了系統(tǒng)的如下功能：第一個(gè)功能：系統(tǒng)既可