高速高精多通道數(shù)控系統(tǒng)中基于FPGA的EtherCAT主站設(shè)計.pdf

1、計算機(jī)、微電子技術(shù)的日新月異使得各行各業(yè)經(jīng)歷了變革性的洗禮，在制造業(yè)具有舉足輕重地位的數(shù)控技術(shù)也趕上了這時代的潮流，突破了原有的格局，朝著開放多通道式、網(wǎng)絡(luò)互聯(lián)化、智能化發(fā)展，而數(shù)控系統(tǒng)的傳統(tǒng)通信接口的弱實(shí)時性、復(fù)雜的現(xiàn)場配置、固件升級困難等缺陷漸漸成為制約其向高速高精多通道發(fā)展的障礙。目前，以太網(wǎng)技術(shù)在工業(yè)領(lǐng)域中嶄露頭角，越來越多的數(shù)控系統(tǒng)通信接口結(jié)合了以太網(wǎng)技術(shù)，EtherCAT(Ethernet for Control Autom

2、ationTechnology)工業(yè)實(shí)時以太網(wǎng)由德國倍福推出，將以太網(wǎng)技術(shù)執(zhí)行到了底層設(shè)備級，更兼具了高傳輸速率、高同步性、低延時、多拓?fù)涞忍匦浴?br>　　針對數(shù)控技術(shù)中的通信接口問題，本文提出了基于FPGA實(shí)現(xiàn)實(shí)時以太網(wǎng)EtherCAT主站的設(shè)計方案。
　　首先，結(jié)合數(shù)控系統(tǒng)的發(fā)展?fàn)顩r查閱現(xiàn)場總線的發(fā)展歷史，指出傳統(tǒng)數(shù)控系統(tǒng)通信接口的局限性，并提出新的要求。研究近年來出現(xiàn)的實(shí)時以太網(wǎng)現(xiàn)場總線的技術(shù)背景和國際標(biāo)準(zhǔn)，通過對比主流的

3、實(shí)時以太網(wǎng)解決方案，闡述EtherCAT在自動化加工、數(shù)控領(lǐng)域中表現(xiàn)出的技術(shù)優(yōu)勢。
　　其次，深入研究EtherCAT技術(shù)的協(xié)議原理，包括拓?fù)浣Y(jié)構(gòu)、尋址方式、分布式時鐘同步原理、應(yīng)用層協(xié)議等，為實(shí)現(xiàn)EtherCAT主站做好理論基礎(chǔ)。根據(jù)研究背景，對土站整體方案實(shí)現(xiàn)進(jìn)行規(guī)劃和設(shè)計。根據(jù)主站需求，設(shè)計了以FPGA為核心的硬件電路，分別闡述了各個功能模塊的設(shè)計選型并附有原理圖，為主站的實(shí)現(xiàn)提供了可靠有效的實(shí)現(xiàn)平臺。
　　再次，F(xiàn)P

4、GA作為EtherCAT主站實(shí)現(xiàn)的主體平臺，協(xié)議棧主體、網(wǎng)卡驅(qū)動等NIOSⅡ軟核中實(shí)現(xiàn)，其他配合模塊以VHDL實(shí)現(xiàn)。提出一種亦基于FPGA的以太網(wǎng)現(xiàn)場總線的時鐘同步策略和雙網(wǎng)口的硬件冗余提高可靠性和處理異警情況的措施的設(shè)計思路，基于FPGA可以更加精確的實(shí)現(xiàn)時間戳的捕獲的特性;利用PI控制器原理建立時鐘同步算法并構(gòu)建時鐘頻率補(bǔ)償模塊以優(yōu)化穩(wěn)定主時鐘晶振。利用雙網(wǎng)口的硬件結(jié)構(gòu)實(shí)現(xiàn)主站的冗余，提高系統(tǒng)可靠性，并給出了從站異常狀態(tài)下土站的處理