新型納米器件的性能研究與建模.pdf

1、集成電路中半導(dǎo)體器件的尺寸依據(jù)摩爾定律的規(guī)律越來越小，而隨著半導(dǎo)體器件尺寸的不斷減小，會出現(xiàn)嚴(yán)重的Short Channel Effects(SCEs)短溝道效應(yīng)和柵極泄漏電流急劇增大等不良后果，嚴(yán)重影響了器件的性能。為此，研究人員致力于探求一些新的辦法，讓器件尺寸能按照摩爾定律縮小的同時，又能改善和提高器件的性能。總的來說，對于Metal-Oxide-Semiconductor Field-Effect-Transistor(MOSF

2、ET)金屬-氧化物-半導(dǎo)體晶體管而言，可以從柵/柵介質(zhì)工程，溝道工程，源/漏工程，新型的器件結(jié)構(gòu)等四個角度來改善和提高M(jìn)OSFET器件的性能。但MOSFET在室溫下，其Subthreshold Swing(SS)亞閾值擺幅的理論極限值為60mV/dec。該極限值嚴(yán)重制約了MOSFET器件的功耗和泄漏電流的持續(xù)降低。為此，研究人員另辟蹊徑，探討出與MOSFET器件完全不同工作原理的TunnelField-Effect-Transistor

3、(TFET)隧穿場效應(yīng)晶體管，該器件的SS可以低于60mV/dec，因而TFET器件可以廣泛應(yīng)用于各種低功耗的場合。
　　文中以Double Doping Polysilicon Gate(DDPG) MOSFET雙摻雜多晶硅柵場效應(yīng)晶體管和Double Gate(DG) TFET雙柵隧穿場效應(yīng)晶體管為研究對象，對兩種新型納米器件進(jìn)行了性能研究和建模。首先，研究了DDPG MOSFET器件的瞬態(tài)特性，運(yùn)用小信號等效電路Non-Qu

4、asi Static(NQS)非準(zhǔn)靜態(tài)模型，分析了DDPG MOSFET器件的寄生參數(shù)，Y參數(shù)以及本征參數(shù);針對于已有的MOSFET器件電勢模型，由于柵氧化層區(qū)的一維處理導(dǎo)致模型計算結(jié)果不準(zhǔn)確。因此，本文對DDPG MOSFET器件的柵氧化層區(qū)進(jìn)行二維考慮，基于半解析法，建立了DDPG MOSFET器件的二維半解析電勢模型。DDPG MOSFET器件二維半解析電勢模型的大致步驟為:建立DDPG MOSFET器件的坐標(biāo)系，根據(jù)器件柵結(jié)構(gòu)的

5、特點(diǎn)，對柵氧化層區(qū)和溝道耗盡層區(qū)進(jìn)行分區(qū)，并同時列出各個區(qū)的泊松方程和邊界條件，求解出各個區(qū)含有待定系數(shù)的二維電勢的通解。為求解出這些待定系數(shù)，則需運(yùn)用各個區(qū)域銜接處的邊界條件，對所得的各個區(qū)二維電勢方程兩端做特征函數(shù)展開，便可以得出含有待定系數(shù)的矩陣方程，將求出的系數(shù)代回通解方程，即得出柵氧化層區(qū)和溝道耗盡層區(qū)的電勢。結(jié)果表明:該模型求解出的柵氧化層區(qū)電勢分布沿著溝道方向是非線性的，即對柵氧化層區(qū)進(jìn)行二維處理，能很好的解決電場連續(xù)的通

6、過不同介質(zhì)的邊界的問題。基于DDPG MOSFET器件的表面勢模型，運(yùn)用熱電子發(fā)射理論和漂移-擴(kuò)散理論，計算出DDPG MOSFET器件的亞閾值電流。對于DG TFET器件的建模，同樣依據(jù)其工作原理，將半解析法運(yùn)用到該器件的電勢求解中出。基于DG TFET器件的電勢模型，運(yùn)用Kane's求解出DG TFET器件的電流。由于DG TFET器件的隧穿結(jié)附近，存在著強(qiáng)電場，可能產(chǎn)生界面缺陷電荷。為此，文中分析了DG TFET器件的界面缺陷電荷