基于電源完整性的高速數(shù)字電路優(yōu)化設(shè)計(jì)與仿真的技術(shù)研究.pdf

1、當(dāng)今電子技術(shù)快速發(fā)展,大規(guī)模高速數(shù)字電路越來(lái)越多的應(yīng)用到電子系統(tǒng)中。激烈的市場(chǎng)競(jìng)爭(zhēng)要求一個(gè)產(chǎn)品從設(shè)計(jì)到投放市場(chǎng)的時(shí)間越短越好，很多產(chǎn)品的研發(fā)時(shí)間大部分是花費(fèi)在為解決高速印刷電路板設(shè)計(jì)中存在的電源完整性問(wèn)題上，電源完整性問(wèn)題對(duì)系統(tǒng)性能的影響越來(lái)越突出,會(huì)導(dǎo)致電壓不穩(wěn)、產(chǎn)生電磁干擾、系統(tǒng)工作不穩(wěn)定和PCB板翹曲變形甚至燒斷線路等問(wèn)題。
　　利用電源仿真分析的方法,可以在PCB設(shè)計(jì)階段盡可能地發(fā)現(xiàn)并解決隱藏的電源完整性問(wèn)題,最大限度地減

2、小產(chǎn)品設(shè)計(jì)失敗的概率,提高電路系統(tǒng)工作的可靠性,提高一次成功的幾率，從而縮短開(kāi)發(fā)周期,降低開(kāi)發(fā)成本。本文基于高速數(shù)字電路理論和電源完整性基礎(chǔ)理論,對(duì)高速數(shù)字電路的電源網(wǎng)絡(luò)設(shè)計(jì)做了比較詳細(xì)的分析與研究。主要工作如下:
　　首先,在電源完整性方面,介紹了電源分配網(wǎng)絡(luò)系統(tǒng)的組成，分析了布線設(shè)計(jì)對(duì)電源阻抗的影響，驗(yàn)證了電容布局方式降低PDN阻抗的方法。利用仿真工具PowerSI以及仿真流程進(jìn)行實(shí)例仿真。
　　其次,在PCB設(shè)計(jì)方面,