電子課程設(shè)計(jì)--基于verilog的出租車計(jì)費(fèi)器

1、 電子課程設(shè)計(jì)基于 Verilog 的出租車計(jì)費(fèi)器學(xué)院：電子信息工程學(xué)院基于 Verilog_HDL 的出租車計(jì)費(fèi)器引言Verilog HDL 是一種硬件描述語言（HDL:Hardware Discription Language） ，是一種用文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。Verilog HDL 和 VHDL 是目前世界上最流行的兩種

2、硬件描述語言，都是在20 世紀(jì) 80 年代中期開發(fā)出來的?，F(xiàn)在，隨著系統(tǒng)級(jí) FPGA 以及片上系統(tǒng)的出現(xiàn)，軟硬件協(xié)同設(shè)計(jì)和系統(tǒng)設(shè)計(jì)變得越來越重要。傳統(tǒng)意義上的硬件設(shè)計(jì)越來越傾向于與系統(tǒng)設(shè)計(jì)和軟件設(shè)計(jì)相結(jié)合。隨著出租車行業(yè)的發(fā)展，對(duì)出租車計(jì)費(fèi)器的要求也越來越高，用戶不僅要求計(jì)費(fèi)器性能穩(wěn)定計(jì)費(fèi)準(zhǔn)確，而且要求在乘坐出租車時(shí)，顯示起步價(jià)、行車?yán)锍潭糠?，由自?dòng)計(jì)費(fèi)器自動(dòng)記錄。安裝在與汽車輪相連接的傳感器在汽車行進(jìn)時(shí)向自動(dòng)計(jì)費(fèi)器發(fā)送脈沖信號(hào)，在一

3、定的公里數(shù)內(nèi)，按起步價(jià)計(jì)費(fèi)；超過這一里程后，自動(dòng)計(jì)費(fèi)器按里程計(jì)費(fèi)；超過一定費(fèi)用后，則則增加里程費(fèi)用；如果停車等候，則不收費(fèi)。一、設(shè)計(jì)任務(wù)與要求設(shè)計(jì)一個(gè)出租車計(jì)費(fèi)器，能按路程計(jì)費(fèi)，具體要求如下：1 、實(shí)現(xiàn)記費(fèi)功能，記費(fèi)標(biāo)準(zhǔn)為：按行駛里程記費(fèi)，起步價(jià)為 6.00 元，并在3km 后按 1.20 元/km 記費(fèi)，當(dāng)記費(fèi)器達(dá)到或超過 20 元時(shí)，每公里加收 50%的車 費(fèi)，車停止和暫停時(shí)不記費(fèi)。2、 現(xiàn)場(chǎng)模擬功能：能模擬汽車啟動(dòng)，停車及暫停和換