微電子工藝學(xué)課件_9

1、第一章 緒論第二章 現(xiàn)代第一章 緒論第二章 現(xiàn)代 CMOS 工藝技術(shù)第三章 晶體生長(zhǎng)與襯底制備工藝技術(shù)第三章 晶體生長(zhǎng)與襯底制備第四章 加工環(huán)境與基片清洗第五章 光刻第六章 熱氧化第七章 擴(kuò)散摻雜第八章 離子注入摻雜第四章 加工環(huán)境與基片清洗第五章 光刻第六章 熱氧化第七章 擴(kuò)散摻雜第八章 離子注入摻雜第九章 薄膜淀積第十章 刻蝕第十一章 后段工藝與集成第九章 薄膜淀積第十章 刻蝕第十一章 后段工藝與集成1微電子工藝學(xué)1h Aspect

2、 ratio = AR = w? Note the aspect ratios and the need for new materials.? Note also the number of metal layers requiring more deposition steps. Year of Production 1998 2000 2002 2004 2007 2010 2013 2016 2018Technology N o

3、de (half pitch) 250 nm 180 nm 130 nm 90 nm 65 nm 45 nm 32 nm 22 nm 18 nmMPU Printed Gate Length 100 nm 70 nm 53 nm 35 nm 25 nm 18 nm 13 nm 10 nmMin Meta l 1 Pitch (nm) 214 152 108 76 54 42Wiring Levels - Logic 10 11 12 1

4、2 14 14Metal 1 Aspect Ratio (Cu) 1.7 1.7 1.8 1.9 2.0 2.0Contact Aspect Ratio (DRAM) 15 16 >20 >20 >20 >20STI Trench Aspect Ratio 4.8 5.9 7.9 10.3 14 16.4Metal Resistivity (祇hm-cm) 3.3, 2.2 2.2 2.2 2.2 2.2 2.2