機(jī)車防撞雷達(dá)的信號處理與目標(biāo)檢測技術(shù)研究.pdf

1、目前，我國鐵路行車事故時(shí)有發(fā)生，客運(yùn)列車傷亡事故依然存在。在汽車等領(lǐng)域已經(jīng)廣泛的使用的防撞雷達(dá)系統(tǒng)，還未在機(jī)車防撞中應(yīng)用。機(jī)車防撞雷達(dá)作為鐵路安全運(yùn)行的輔助設(shè)備，具有很高的實(shí)用價(jià)值。本文研究了防撞雷達(dá)中的基本信號處理，包括數(shù)字下變頻技術(shù)和高速數(shù)據(jù)傳輸技術(shù)，并對信號檢測技術(shù)進(jìn)行了理論分析和DSP編程實(shí)現(xiàn)。通過對系統(tǒng)實(shí)際測試數(shù)據(jù)的分析，驗(yàn)證了機(jī)車防撞雷達(dá)對目標(biāo)測速、測距和測角的能力。
　　基本信號處理主要包括，數(shù)據(jù)采集、混頻、FIR濾

2、波和抽取。本文詳細(xì)介紹了基本信號處理在FPGA的實(shí)現(xiàn)過程，設(shè)計(jì)中充分考慮了資源及性能的平衡，完成了四路信號的數(shù)字下變頻任務(wù)。系統(tǒng)參數(shù)的特殊，使得混頻模塊可以得到簡化。FIR濾波采用Xilinx公司的IP core實(shí)現(xiàn)，通過多路復(fù)用節(jié)約了資源。利用PLL+DCM的方式，為各模塊工作提供了穩(wěn)定而可靠的時(shí)鐘。設(shè)計(jì)過程遵循自下而上、模塊化的思想，使用Verilog語言在ISE中對每個(gè)模塊進(jìn)行實(shí)例化。通過Modelsim仿真，并結(jié)合Matlab對

3、數(shù)據(jù)進(jìn)行處理，各模塊功能的正確性得到了驗(yàn)證。
　　本文介紹了在DSP上利用SYS/BIOS操作系統(tǒng)，實(shí)現(xiàn)對各功能模塊合理調(diào)度以及資源配置，完成回波數(shù)據(jù)通過 uPP接口進(jìn)行傳輸，然后經(jīng)過靜止目標(biāo)檢測，探測出靜止障礙物目標(biāo)，最終利用NDK實(shí)現(xiàn)數(shù)據(jù)由以太網(wǎng)向PC機(jī)傳輸。
　　分兩步對機(jī)車防撞雷達(dá)系統(tǒng)進(jìn)行了測試。通過基本信號處理測試和系統(tǒng)聯(lián)調(diào)，對系統(tǒng)性能得到了一個(gè)初步的了解。接著，在機(jī)車實(shí)際運(yùn)行環(huán)境進(jìn)行了外場數(shù)據(jù)錄取，針對各種軌道障