2.5gbs全數(shù)字時鐘數(shù)據(jù)恢復電路的設計及寬范圍數(shù)控振蕩器的研究

1、e s i g no f A 2 ．5 G b ／s A l l —d i g i t a lC D R a n dW i d e - - R a n g eD i g i t a lC o n t r o lO s c i l l a t o rA T h e s i sS u b m i t t e dt oS o u t h e a s tU n i v e r s i t yF o r t h eA c a d e m i c

2、D e g r e eo f M a s t e r o fE n g i n e e r i n gB YW a n gC h e nS u I v i s e db y b u p e r v l s e at ) yP r o f ．H uQ i n g s h e n ga n dS e n i o rE n d ：“ D i n gG u o h u a ：S e m o rE n g i n e e rD l n g U 0

3、 l l U aS c h o o lo f I n t e g r a t e d C i r c u i t sS o u t h e a s tU n i v e r s i t yM a r c h 2 0 1 6DA摘要摘要隨著網(wǎng)絡時代的到來，海量數(shù)據(jù)的傳輸、高清圖像的處理、網(wǎng)絡通信等應用對通信系統(tǒng)帶寬的要求越來越高，高速串行通信技術越來越成為國內(nèi)外研究的熱點。在整個高速串行系統(tǒng)中，時鐘數(shù)據(jù)恢復電路占據(jù)著重要的地位，也是提升系

4、統(tǒng)速率的主要瓶頸。本文研究了全數(shù)字時鐘數(shù)據(jù)恢復電路的設計，該時鐘數(shù)據(jù)恢復電路采用O ．1 8 岫C M O S 工藝設計，當輸入速率為2 ．5 G b p s 的偽隨機數(shù)據(jù)時，能夠恢復出1 ．2 5 G H z 半速率時鐘以及對應的兩路速率為1 ．2 5 G b p s的數(shù)據(jù)。電路采用半定制電路與全定制相結合的方法設計，其中鑒頻器、鑒相器、數(shù)控振蕩器、錟定指示電路以及分接電路單元為全定制方法實現(xiàn)，相位鎖定及抖動壓縮模塊為半定制方法實現(xiàn)。

5、鑒頻器采用了概率增強電路提高了檢測頻率的正確性，數(shù)控振蕩器則采用四級環(huán)形差分單元的結構，使得輸出頻率與數(shù)控振蕩器調(diào)諧字之間的線性度更好并且采用快速鎖定算法模塊來加速整個系統(tǒng)的鎖定過程。初步鎖定后，為了進一步減小輸出時鐘的抖動，在環(huán)路中還加入了抖動壓縮濾波器。該電路已完成了版圖設計并流片，芯片面積為0 ．4 6 x 0 ．5 6 m m 2 ，其中核心面積為0 ．2 3 x 0 ．3 4 姍n 2 。后仿真結果顯示全數(shù)字時鐘數(shù)據(jù)恢復電路輸

6、出時鐘的抖動小于3 0 p s ，在1 ．8 V 電源電壓下，其功耗小于1 2 m W ，滿足設計要求。本文還采用0 。1 3 f ．t m B i C M O S 工藝設計了寬范圍數(shù)控振蕩器。首先根據(jù)寬頻率范匿的要求確定了數(shù)控振蕩器的基于三態(tài)門反相器多路并聯(lián)結構，并根據(jù)工藝特點選擇了B i C M O S 的N 型反相器作為延時單元；之后根據(jù)設計要求確定了粗調(diào)諧及細調(diào)諧字的位數(shù)，最后完成了版圖的設計與后仿真。數(shù)控振蕩器的后仿真結果顯示