版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、東南大學(xué)碩士學(xué)位論文0.35μmCMOS2.5Gbs時(shí)鐘和數(shù)據(jù)恢復(fù)電路設(shè)計(jì)姓名：王歡申請(qǐng)學(xué)位級(jí)別：碩士專業(yè)：電路與系統(tǒng)指導(dǎo)教師：王志功20040301AbstractThemainlycontentofthisarticleisthedesignandrealizationof25Gb／sclockanddatarecoverycircuit(CDRC)incomplementarymetal—oxidesemiconductor(CM
2、OS)CDRCisoneofthemostimportantcellsinopticalreceiverforopticaltransmissionsystemClockrecoverycircuit(CRC)iscomposedofpreprocessorandinjectionphase—lockedloop(IPLL)Datarecoverycircuit(DRC)，alsocalleddatadecisioncircuit，is
3、composedofmasterslaveD—latchThedesignandrealizationofCRCisthemainbodyofthearticleThemainfunctionofCRCistorecoverclocksignalfromNRZrandominputdatawhichisforDRCandthecircuitsbehindDRCreformsthedistortedinputdatathroughthes
4、amplingbytherecoveredclockAndthenewphaserelationbetweendataandclockwillbeestablishedThefundamentalprinciplesandtheoriesinvolvedinpreprocessorandphase—lockedIoop(PLL)aredescribedfirstAndthenoiseinCRCisalsodiscussed，inwhic
5、hthephasenoiseofvoltage。controlledoscillator(VCO)andthecalculatingmethodaretheemphasesThenthecircuitdesigninCMOStechnologyisintroduced，includingpreprocessorphasedetectorlowpassfiltersynchronousoscillator(designedbyDrzhen
6、gGUlandDRCThelayoutofCDRCisalsopresentedFinallythemeasuredresultsarepresented，togetherwiththeanalysisandconclusionfursomeproblemsoftheresultsThemeasuredresultsshowthatCDRCworkscorrectlyat25Gb／sTheworkrangeis248Gb／s253Gb／
7、sandthephasenoiseis100dBc／Hzat1MHzoffsetwith231_1pseudandombinarysequencefPm3S)inputwhosearq：plitudeis158mVCDRCisrealizedinaO359mCMOStechnologyofTSMCThecurrentis130mAwith5VsupplyAndthechipareais1149mm2Keywords：Opticaltra
8、nsmissionsystem，SynchronousDigitalHierarchy(SDH)，ClockandDataRecoverycircuit(CDRC)，Datadecision，Preprocessor，Phase—LockedLoop(PLL)，珂ectionPhase—LockedLoop(IPLL)，voltageControlledOscillator(VCO)，SynchronousOscillator(SO)，
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 6.25gbs時(shí)鐘數(shù)據(jù)恢復(fù)電路與鎖定指標(biāo)電路設(shè)計(jì)
- 基于0.18μmcmos工藝的2.488gbs時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)
- 2.5gbps時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)
- 10Gb-s CMOS時(shí)鐘和數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 2.5gbs光纖通信系統(tǒng)的時(shí)鐘與數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)
- 多通道高速時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 基于PLL的時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 3.125gbs低功耗時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)
- 12.5gbs時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì)及6.25gbsserdes接收芯片集成
- 2.5gbps時(shí)鐘數(shù)據(jù)恢復(fù)電路的研究與設(shè)計(jì)
- 2.5ghz全速率時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)
- 超高速時(shí)鐘恢復(fù)電路設(shè)計(jì).pdf
- 符合pcie2.0規(guī)范的時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì)
- 50Mbps低功耗時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 40Gb-s半速率時(shí)鐘數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 一種3.125gbs串行信號(hào)時(shí)鐘數(shù)據(jù)恢復(fù)電路研究與設(shè)計(jì)
- 用于1.25gbs千兆以太網(wǎng)的時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)
- 高速SerDes系統(tǒng)的時(shí)鐘恢復(fù)電路設(shè)計(jì)研究.pdf
- 2.5gbs全數(shù)字時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)及寬范圍數(shù)控振蕩器的研究
- 1.2gbps串行通信中的時(shí)鐘與數(shù)據(jù)恢復(fù)電路設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論