版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、Matlab應(yīng)用實(shí)踐課程設(shè)計(jì)課程設(shè)計(jì)任務(wù)書課程設(shè)計(jì)任務(wù)書學(xué)生姓名:學(xué)生姓名:專業(yè)班級(jí):專業(yè)班級(jí):指導(dǎo)教師:指導(dǎo)教師:工作單位:工作單位:信息工程學(xué)院題目:基于MATLAB的組合邏輯電路設(shè)計(jì)與仿真初始條件:初始條件:MATLAB軟件微機(jī)要求完成的主要任務(wù)要求完成的主要任務(wù):深入研究和掌握數(shù)字電路中組合電路的理論知識(shí)。利用MATLAB的強(qiáng)大的圖形處理功能,符號(hào)運(yùn)算功能和數(shù)值計(jì)算功能,實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)和仿真。一、以編碼器和譯碼器為例仿真
2、下列波形1.編碼器輸入輸出波形(8線3線);2.譯碼器輸入輸出波形(3線8線);3.數(shù)據(jù)選擇器輸入輸出波形(四選一數(shù)據(jù)選擇器)二、以譯碼器的級(jí)聯(lián)為例實(shí)現(xiàn)系統(tǒng)的封裝并仿真下列波形譯碼器的輸入輸出波形(4線16線)三、以七段數(shù)碼管為例子完成數(shù)碼管的圖形輸出顯示時(shí)間安排:時(shí)間安排:學(xué)習(xí)MATLAB語言的概況第1天學(xué)習(xí)MATLAB語言的基本知識(shí)第2、3天學(xué)習(xí)MATLAB語言的應(yīng)用環(huán)境,調(diào)試命令,繪圖能力第4、5天課程設(shè)計(jì)第69天答辯第10天指導(dǎo)
3、教師簽名:指導(dǎo)教師簽名:年月日Matlab應(yīng)用實(shí)踐課程設(shè)計(jì)目錄摘要................................................................................................................................................IAbstract..................................
4、.........................................................................................................II緒論...............................................................................................................
5、...............................III1matlab簡(jiǎn)介..................................................................................................................................11.1MATLAB程序設(shè)計(jì).................................
6、..............................................................................11.2Simulink仿真..................................................................................................................11.2.1Simulink
7、啟動(dòng)......................................................................................................11.2.2Simulink模塊庫(kù)及模塊操作..............................................................................21.3子系統(tǒng)的創(chuàng)建與封裝...
8、.....................................................................................................21.3.1子系統(tǒng)的創(chuàng)建........................................................................................................31.
9、3.2子系統(tǒng)的封裝........................................................................................................32組合邏輯電路及其設(shè)計(jì)...............................................................................................
10、.................32.1編碼器................................................................................................................................32.2.2顯示譯碼器.........................................................
11、...................................................52.3數(shù)據(jù)選擇器................................................................................................................63基于MATLAB的組合邏輯電路仿真實(shí)現(xiàn)...........................
12、...........................................................63.1以編碼器和譯碼器為例的仿真.........................................................................................63.1.18線3線編碼器的仿真.......................................
13、..................................................63.2.23線8線譯碼器的仿真.........................................................................................83.3.34選1數(shù)據(jù)選擇器的仿真................................................
14、.....................................93.2以譯碼器的級(jí)聯(lián)為例實(shí)現(xiàn)系統(tǒng)的封裝并仿真..............................................................103.2.13線8線譯碼器的封裝.................................................................................
15、......103.2.24線16線譯碼器的仿真.....................................................................................113.3以七段數(shù)碼管為例子完成數(shù)碼管的圖形輸出顯示......................................................13結(jié)束語..........................
16、....................................................................................................................15致謝....................................................................................................
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于matlab的邏輯電路設(shè)計(jì)與仿真
- 組合邏輯電路和多態(tài)邏輯電路設(shè)計(jì)算法研究.pdf
- 實(shí)驗(yàn)七 組合邏輯電路設(shè)計(jì)
- 試驗(yàn)六 組合邏輯電路設(shè)計(jì)
- 組合邏輯電路和時(shí)序邏輯電路
- 組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告
- 組合邏輯電路設(shè)計(jì)實(shí)驗(yàn)報(bào)告
- 組合邏輯電路-分析和設(shè)計(jì)
- 基于DNA鏈置換反應(yīng)的組合邏輯電路設(shè)計(jì)與仿真研究.pdf
- 門電路和組合邏輯電路
- 基于fpga的時(shí)序邏輯電路設(shè)計(jì)
- 實(shí)驗(yàn)六--組合邏輯電路的分析和設(shè)計(jì)及開關(guān)電路設(shè)計(jì)
- 組合邏輯電路的設(shè)計(jì)
- 組合邏輯電路
- 畢業(yè)設(shè)計(jì)(論文)基于matlab的rf電路設(shè)計(jì)與仿真
- 門電路和組合邏輯電路二
- 組合邏輯電路的分析和設(shè)計(jì)方法
- 基于QCA的數(shù)字邏輯電路設(shè)計(jì)研究.pdf
- 第11章 集成邏輯門電路和組合邏輯電路
- 畢業(yè)設(shè)計(jì)--基于matlab的rf電路設(shè)計(jì)與仿真
評(píng)論
0/150
提交評(píng)論