實(shí)驗(yàn)二組合邏輯電路實(shí)驗(yàn)

1、實(shí)驗(yàn)二實(shí)驗(yàn)二組合邏輯電路實(shí)驗(yàn)組合邏輯電路實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?掌握組合邏輯電路的設(shè)計(jì)、分析方法與測(cè)試方法；2驗(yàn)證半加器、全加器的邏輯功能。二、預(yù)習(xí)要求1復(fù)習(xí)組合邏輯電路的設(shè)計(jì)、分析方法；2復(fù)習(xí)用與非門(mén)和異或門(mén)等構(gòu)成的半加器、全加器的工作原理；三、實(shí)驗(yàn)原理1組合邏輯電路由很多常用的門(mén)電路組合在一起，實(shí)現(xiàn)某種功能的電路，它在任意時(shí)刻的輸出，僅取決于該時(shí)刻輸入信號(hào)的邏輯取值，而與信號(hào)作用前電路原來(lái)的狀態(tài)無(wú)關(guān)。2組合邏輯電路的分析是指根據(jù)所給的邏輯

2、電路，寫(xiě)出其輸入與輸出之間的邏輯函數(shù)表達(dá)式或真值表，從而確定該電路的邏輯功能。其分析步驟為：四、實(shí)驗(yàn)器件1數(shù)字電路實(shí)驗(yàn)箱2.雙蹤示波器3.74LS0074LS8674LS024.若干導(dǎo)線五、實(shí)驗(yàn)內(nèi)容1分析、測(cè)試用異或門(mén)74LS86和與非門(mén)74LS00組成的半加器的邏輯功能填入表43表4.3異或門(mén)組成的半加器圖44異或門(mén)和與非門(mén)組成的半加器S=C=ABSC00011011根據(jù)電路寫(xiě)出函數(shù)表達(dá)式化成最簡(jiǎn)表達(dá)式列出真值表分析邏輯功能2分析、測(cè)

3、試用異或門(mén)74LS86、與非門(mén)74S00和或非門(mén)74LS02組成的全加器的邏輯功能圖45全加器邏輯電路（1）根據(jù)邏輯電路寫(xiě)出全加器的邏輯函數(shù)表達(dá)式，并化為最簡(jiǎn)。Si=Si=（2）按圖45連線，Ai、Bi、Ci的值按表44輸入，觀察輸出Si、Si的值，填入表4.4。六、實(shí)驗(yàn)報(bào)告要求1整理實(shí)驗(yàn)數(shù)據(jù)、圖表，并對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析討論。2總結(jié)組合電路的分析與測(cè)試方法。3對(duì)險(xiǎn)象進(jìn)行討論。七、實(shí)驗(yàn)注意事項(xiàng)1實(shí)驗(yàn)中要求使用5V，電源極性絕對(duì)不允許接錯(cuò)。