數(shù)字電子技術(shù)復(fù)習(xí)資料6

1、第六章自我檢查題一、填空題1對于時(shí)序邏輯電路來說，某時(shí)刻的輸出狀態(tài)不僅取決于該時(shí)刻的輸入信號，而且還取決于電路的原有狀態(tài)，因此，時(shí)序邏輯電路具有記憶性。2時(shí)序邏輯存儲電路由組合邏輯電路和電路兩部分組成，存儲電路必不可少。3描述同步時(shí)序邏輯電路的三組方程分別是輸出方程、驅(qū)動方程、狀態(tài)方程。4計(jì)數(shù)器按計(jì)數(shù)進(jìn)制分：有二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。5集成計(jì)數(shù)器的清零方式分為異步置0和同步置0；置數(shù)方式分為異步置數(shù)和同步置數(shù)。6計(jì)數(shù)

2、器中各觸發(fā)器的時(shí)鐘脈沖是同一個(gè)，觸發(fā)器狀態(tài)更新時(shí)同時(shí)的，這種計(jì)數(shù)器稱為同步計(jì)數(shù)器。7一個(gè)4位二進(jìn)制加法計(jì)數(shù)器的起始計(jì)數(shù)狀態(tài)當(dāng)最低位接收到4個(gè)32101010QQQQ?計(jì)數(shù)脈沖時(shí)，輸出狀態(tài)1110。3210QQQQ?8求二進(jìn)制計(jì)數(shù)器最大計(jì)數(shù)值：1位計(jì)數(shù)器；2位計(jì)數(shù)器；3位計(jì)數(shù)1211??2213??器；4位計(jì)數(shù)器；5位計(jì)數(shù)器。3217??42115??52132??9求二進(jìn)制計(jì)數(shù)器的模：1位計(jì)數(shù)器；2位計(jì)數(shù)器；3位計(jì)數(shù)器；122?224?

3、328?4位計(jì)數(shù)器；8位計(jì)數(shù)器。4216?82256?10具有移位功能的寄存器稱為移位寄存器；它又可分為左移位寄存器、右移位寄存器和雙向移位寄存器。114位移位寄存器可寄存4個(gè)數(shù)碼，若將這些數(shù)碼全部從串行輸出端輸出時(shí)，需輸入4個(gè)移位脈沖。12按事先規(guī)定的脈沖順序輸出的電路稱為順序脈沖發(fā)生器。二、判斷題1由觸發(fā)器組成的電路是時(shí)序邏輯電路。V2時(shí)序邏輯電路由觸發(fā)器和組合邏輯電路組成。V3在同步計(jì)數(shù)器中，各觸發(fā)器的時(shí)鐘脈沖CP都相同。V4同步

4、時(shí)序邏輯電路的分析方法和異步時(shí)序邏輯電路的分析方法完全相同。X5十進(jìn)制計(jì)數(shù)器由十個(gè)觸發(fā)器組成。X6異步計(jì)數(shù)器的計(jì)數(shù)速度最快。X7異步計(jì)數(shù)器中的各個(gè)觸發(fā)器必須具有翻轉(zhuǎn)功能。V8同步計(jì)數(shù)器和異步計(jì)數(shù)器串行級聯(lián)后為異步計(jì)數(shù)器。V94為二進(jìn)制計(jì)數(shù)器也是一個(gè)十六分頻電路。V104位二進(jìn)制計(jì)數(shù)器表示的數(shù)值范圍為0~15。V11只有十進(jìn)制計(jì)數(shù)器才能用反饋歸零法或反饋置數(shù)法構(gòu)成任意進(jìn)制計(jì)數(shù)器。XX12雙向移位寄存器可同時(shí)執(zhí)行左移和右移功能。三、選擇題1

5、時(shí)序邏輯電路主要組成電路是BA.與非門和或非門B.觸發(fā)器和組合邏輯電路C.施密特觸發(fā)器和組合邏輯電路D.整形電路和多諧振蕩器2構(gòu)成計(jì)數(shù)器的主要電路是CA.與非門B.或非門C.觸發(fā)器D.組合邏輯電路3一個(gè)三進(jìn)制計(jì)數(shù)器和一個(gè)八進(jìn)制計(jì)數(shù)器串接起來后的最大計(jì)數(shù)值為CA.7B.19C.23D314十進(jìn)制計(jì)數(shù)器的有效狀態(tài)共有DA.8個(gè)B.9C.16D.105利用集成計(jì)數(shù)器異步置0功能構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，寫二進(jìn)制代碼的數(shù)是AA.NB.N1C.2ND.