數字電子技術基礎

1、數字電子技術基礎,四川大學電氣信息學院電工電子教學實驗中心,祝同學們身體健康！學業(yè)有成！,進位制： 表示數時，僅用一位數碼往往不夠用，必須 用進位計數的方法組成多位數碼。多位數碼 每一位的構成以及從低位到高位的進位規(guī)則 稱為進位計數制，簡稱進位制。,數 制,,基 數： 進位制的基數，就是在該進位制中可能用到的

2、 數碼個數。,位 權（位的權數）： 在某一進位制的數中，每一位的 大小都對應著該位上的數碼乘上 一個固定的數， 這個固定的數就是這一位的權數。權數是一個冪。,,,基本概念：,數碼為：0～9；基數是10。用字母D表示運算規(guī)律：逢十進一，即：9＋1＝10。十進制數的權展開式：,1、十進制：,５?。怠。怠。?５×１０３＝５０００,５

3、15;１０２＝?。担埃?５×１０１＝　?。担?５×１００＝　　?。?,,,,,＝５５５５,103、102、101、100稱為十進制的權。各數位的權是10的冪。,同樣的數碼在不同的數位上代表的數值不同。,＋,任意一個十進制數都可以表示為各個數位上的數碼與其對應的權的乘積之和，稱權展開式。,即：(5555)D＝5×103 ＋5×102＋5×101＋5×100,又如：(209.04)

4、D＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2,2、二進制,數碼為：0、1；基數是2。用字母B表示運算規(guī)律：逢二進一，即：1＋1＝10。二進制數的權展開式：如：(101.01)B＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2 ?。?5.25)D,加法規(guī)則：0+0=0，0+1=1，1+0=1，1

5、+1=10乘法規(guī)則：0.0=0， 0.1=0 ，1.0=0，1.1=1,運算規(guī)則,各數位的權是２的冪,,,,,,,二進制數只有0和1兩個數碼，它的每一位都可以用電子元件來實現，且運算規(guī)則簡單，相應的運算電路也容易實現。,數碼為：0～7；基數是8。用字母O表示運算規(guī)律：逢八進一，即：7＋1＝10。八進制數的權展開式：如：(207.04)O＝ 2×82 ＋0×81＋7×80＋0×8－1＋4 &

6、#215;8－2 ＝(135.0625)D,3、八進制數,4、十六進制,數碼為：0～9、A～F；基數是16。用字母H來表示運算規(guī)律：逢十六進一，即：F＋1＝10。十六進制數的權展開式：如：(D8.A)H＝ 13×161 ＋8×160＋10 ×16－1＝(216.625)D,各數位的權是8的冪,,,,,,各數位的權是16的冪,,,,結論,①一般地，N進制需要用到N個數碼

7、，基數是N；運算 規(guī)律為逢N進一。②如果一個N進制數M包含ｎ位整數和ｍ位小數，即 (an-1 an-2 … a1 a0 · a－1 a－2 … a－m)N 則該數的權展開式為： (M)N ＝ (an-1×Nn-1 ＋ an-2 ×Nn-2 ＋ … ＋a1&#

8、215;N1＋ a0 ×N0＋a－1 ×N-1＋a－2 ×N-2＋… ＋a－m×N-m )D ③由權展開式很容易將一個N進制數轉換為十進制數。,數制之間轉換,（1）二進制數轉換為八進制數： 將二進制數由小數點開始，整數部分向左，小數部分向右，每3位分成一組，不夠3位補零，則每組二進制數便是一位八進制數。,將N進制數按權展開，即可以轉換為十進制數。

9、,1、二進制數與八進制數的相互轉換,（1 1 0 1 0 1 0 . 0 1）B,,,0 0,0,,＝ (152.2)O,（2）八進制數轉換為二進制數：將每位八進制數用3位二進制數表示。,= （ 011 111 100 . 010 110）B,,,(374.26)O,2、二進制數與十六進制數的相互轉換,1 1 1 0 1 0 1 0 0 . 0 1 1,,,（0 0

10、 0,0）B,,＝ (1D4.6)H,= （ 1010 1111 0100 . 0111 0110）B,(AF4.76)H,二進制數與十六進制數的相互轉換，按照每4位二進制數對應于一位十六進制數進行轉換。,3、十進制數轉換為二進制數,采用的方法 — 基數連除、連乘法原理：將整數部分和小數部分分別進行轉換。 整數部分采用基數連除法，小數部分

11、 采用基數連乘法。轉換后再合并。,整數部分采用基數連除法，先得到的余數為低位，后得到的余數為高位。,小數部分采用基數連乘法，先得到的整數為高位，后得到的整數為低位。,所以：(44.375)D＝(101100.011)B,,,采用基數連除、連乘法，可將十進制數轉換為任意的N進制數。,用一定位數的二進制數來表示十進制數碼、字母、符號等信息稱為編碼。,用以表示十進制數碼、字母、符號等信息的一定位數的二進制數稱為代碼。,二進制碼,數字系

12、統(tǒng)只能識別0和1，怎樣才能表示更多的數碼、符號、字母呢？用編碼可以解決此問題。,二-十進制代碼：用4位二進制數b3b2b1b0來表示十進制數中的 0 ~ 9 十個數碼。簡稱BCD碼。,,2421碼的權值依次為2、4、2、1；余3碼由8421碼加0011得到；格雷碼是一種循環(huán)碼，其特點是任何相鄰的兩個碼字，僅有一位代碼不同，其它位相同。,用四位自然二進制碼中的前十個碼字來表示十進制數碼，因各位的權值依次為8、4、2、1，故稱8421 BC

13、D碼。,,,基本邏輯關系 與 ( and ) 或 (or ) 非 ( not ),基本邏輯關系,1.與邏輯關系,規(guī)定: 開關合為邏輯“1” 開關斷為邏輯“0” 燈亮為邏輯“1” 燈滅為邏輯“0”,真值表特點: 任0 則0, 全1則1,1、“與”邏輯關系和與門,與邏輯：決定事件發(fā)生的各條件中，所有條件都具

14、備，事件才會發(fā)生（成立）。,2.二極管組成的與門電路,0.3V=邏輯0, 3V=邏輯1 此電路實現“與”邏輯關系,與邏輯運算規(guī)則 — 邏輯乘,3.與邏輯關系表示式,Y= A?B = AB,基本邏輯關系,0 ? 0=0 0 ? 1=01 ? 0=0 1 ? 1=1,2、“或”邏輯關系和或門,或邏輯：決定事件發(fā)生的各條件中，有一個或一個以上的條件具備，事件就會發(fā)生（成立）。,1. “或”邏輯關系,特點:任1

15、則1, 全0則0,真值表,基本邏輯關系,2.二極管組成的“或”門電路,0.3V =邏輯0, 3V =邏輯1此電路實現“或”邏輯關系。,0 0 00 1 11 0 11 1 1,基本邏輯關系,或邏輯運算規(guī)則 — 邏輯加,3.或邏輯關系表示式,Y=A＋ B,基本邏輯關系,0+0=0 0+1=11+0=1 1+1=1,3、“非”邏輯關系與非門

16、,“非”邏輯：決定事件發(fā)生的條件只有一個，條件不具備時事件發(fā)生（成立），條件具備時事件不發(fā)生。,特點: 1則0, 0則1,1.“非”邏輯關系,基本邏輯關系,2.非門電路--三極管反相器,三極管反相器電路實現“非”邏輯關系。,非門表示符號:,基本邏輯關系,非邏輯— 邏輯反,3.非邏輯關系表示式,非門表示符號:,常見的幾種復合邏輯關系,將基本邏輯門加以組合，可構成“與非”、“或非”、“異或”等門電路。,1、與非門,2、或非門,真值表特點:

17、 相同則0, 不同則1,3、 異或門,表示式：,表示式：,異或門,用基本邏輯門組成異或門,,,,4. 與或非運算：,表達式：,門電路小結,門電路小結,為什么需要OC門？普通與非門輸出不能直接連在一起實現“線與”！,集電極開路門（OC門）,線與：靠線的連接實現與的邏輯功能。,三態(tài)門 （TSL),電路的特點：輸出電阻較小的高、低電平狀態(tài)外，還具有高輸出電阻的第三態(tài)。,,,0,結論：電路的輸出有高阻態(tài)、高電平和低

18、電平3種狀態(tài)。,1.典型的五管TTL與非門，當輸入端有低電平時，多發(fā)射極三極管處于（ ）。,（a）與門 （b）OC門 （C）異或門,（a）懸空 （b）接高電位 （C）接地,（a）00 （b）01 （C）10 （d）11,（a）截止狀態(tài)（b）深度飽和狀態(tài)（C）放大狀態(tài),2.兩輸入與非門，使輸出F=0的輸入變量取值為（ ）。,3.MOS與非門多余輸入端的處理方法是（ ）。,4.為實現“線與”邏輯功能，應選用（

19、 ）。,5.如果采用負邏輯分析，正與門即（ ）。,（a）負與門 （b）負或門 （C）或門,d,b,b,b,b,二、判斷題： 1.TTL與非門與CMOS與非門的邏輯功能不一樣。（ ）2.TTL門電路的額定電源電壓為+5V，使用時極性不能接反。 （ ）3.可將TTL與非門多余輸入端經電阻接+5V電源。（ ）4.可將TTL或非門多余輸入端接地。（ ）5.多個三態(tài)門的輸出端相

20、連于一總線上，使用時須只讓一個三態(tài)門傳送信號，其他門處于高阻狀態(tài)。（ ）6.TTL與非門采用復合管作輸出級的負載，可提高TTL與非門的帶負載能力。（ ）7.三輸入與非門，當其中一個輸入端的值確定后，輸出端的值就能確定。（ ）8.可將與非門的輸入端并聯(lián)后作非門使用。（ ）9.門電路具有多個輸入端和多個輸出端。（ ）10.典型TTL與非門輸出高電平為5V、低電平為2V。（ ）,&

21、#215;,×,×,×,√,√,√,√,√,√,三、寫出圖示電路的邏輯函數表達式：,,,,,,A,A,A,A,B,B,B,B,CS,F,F,F,F,,,,,,&,,,,,,,,,,,,,,,,,,,,1,≥1,TG,,1,&,&,,,,,,,,,,△,,,,,,“1”,,TTL:F=1CMOS:F=1,,,500Ω,邏輯代數的公式、定理和規(guī)則,邏輯代數的公式和定理,（1）常量之間的

22、關系,（2）基本公式,,,分別令A=0及A=1代入這些公式，即可證明它們的正確性。,（3）基本定理,,利用真值表很容易證明這些公式的正確性。如證明A·B=B·A：,(A+B)(A+C)=AA+AB+AC+BC,分配率A(B+C)=AB+AC,=A+AB+AC+BC,等冪率AA=A,=A(1+B+C)+BC,分配率A(B+C)=AB+AC,=A+BC,0-1率A+1=1,證明分配率：A+BC=(A+B)(A+C),證明

23、：,,,,（4）常用公式,,分配率A+BC=(A+B)(A+C),0-1率A·1=1,,,,分配率A(B+C)=AB+AC,,0-1率A+1=1,,,,,不同表達式之間的相互轉換舉例,作業(yè)：P120 3.3.1 (f),(l),(m),邏輯函數的最小項及其性質,如果一個函數的某個乘積項包含了函數的全部變量，其中每個變量都以原變量或反變量的形式出現，且僅出現一次，則這個乘積項稱為該函數的一個標準積項，通常稱為最小項。,

24、3個變量A、B、C可組成8個最小項：,邏輯函數的卡諾圖化簡,1、最小項,通常用符號mi來表示最小項。下標i的確定：把最小項中的原變量記為1，反變量記為0，當變量順序確定后，可以按順序排列成一個二進制數，則與這個二進制數相對應的十進制數，就是這個最小項的下標i。,3個變量A、B、C的8個最小項可以分別表示為：,2、最小項的表示方法,,,,3、最小項的性質：,①任意一個最小項，只有一組變量取值使其值為1。,③全部最小項的和必為1。,,

25、②任意兩個不同的最小項的乘積必為0。,4、邏輯函數的最小項表達式,任何一個邏輯函數都可以表示成唯一的一組最小項之和，稱為標準與或表達式，也稱為最小項表達式。,如果列出了函數的真值表，則只要將函數值為1的那些最小項相加，便是函數的最小項表達式。,,,,,將真值表中函數值為0的那些最小項相加，便可得到反函數的最小項表達式。,1、卡諾圖：將真值表或邏輯函數式用一個特 定的方格圖表示，稱為卡諾圖。,最小項: 輸入

26、變量的每一種組合。,卡諾圖的畫法：（二輸入變量）,輸入變量,卡諾圖化簡邏輯函數,輸入變量,卡諾圖的畫法（三輸入變量）,四輸入變量卡諾圖,有時為了方便，用二進制對應的十進制表示單元格的編號。單元格的值用函數式表示。,F( A , B , C )=?( 1 , 2 , 4 , 7 ),F(A,B,C,D)=?(0,2,3,5,6,8,9,10,11, 12,13,14,15),邏輯函數以一般的邏輯表達式給出：先將函數變換為與或表達式（不

27、必變換為最小項之和的形式），然后在卡諾圖上與每一個乘積項所包含的那些最小項（該乘積項就是這些最小項的公因子）相對應的方格內填入1，其余的方格內填入0。,2、卡諾圖的填寫,,,,,,,,,,,,,,,,,,例：,變換為與或表達式,3、卡諾圖化簡的依據,任何兩個（21個）標1的相鄰最小項，可以合并為一項，并消去一個變量（消去互為反變量的因子，保留公因子）。,,,,,,,,,,,任何4個（22個）標1的相鄰最小項，可以合并為一項，

28、并消去2個變量。,,,,,,ＢＤ,任何8個（23個）標1的相鄰最小項，可以合并為一項，并消去3個變量。,,Ｄ,小結：相鄰最小項的數目必須為個才能合并為一項， 并消去個變量。包含的最小項數目越多，即 由這些最小項所形成的圈越大，消去的變量 也就越多，從而所得到的邏輯表達式就越簡 單。這就是利用卡諾圖化

29、簡邏輯函數的基本原理。,適用輸入變量為3、4個的邏輯代數式的化簡；化簡過程比公式法簡單直觀。,3）每一項可重復使用，但每一次新的組合，至少包含一個未使用過的項，直到所有為1的項都被使用后化簡工作方算完成。,1）上、下、左、右相鄰 （n=0,1,2,3)個項，可組成一組。,2）先用面積最大的組合進行化簡，利用吸收規(guī)則，可吸收掉n個變量。,用卡諾圖化簡的規(guī)則： 對于輸出為1的項,4、卡諾圖化簡,4）每一個組合中的公因子構成一個“與”項，

30、然后將所有“與”項相加，得最簡“與或”表示式。5）無所謂項當“1”處理。,用卡諾圖化簡規(guī)則（續(xù)）,例1,Y=A+B,或門,,A,,B,4）每一個組合中的公因子構成一個“與”項，然后將所有“與”項相加，得最簡“與或”表示式。5）無所謂項當“1”處理。,用卡諾圖化簡規(guī)則（續(xù)）,例1,Y=A+B,或門,,A,,B,圖形法化簡的基本步驟,邏輯表達式或真值表,卡諾圖,,,1,1,合并最小項,,最簡與或表達式,2,,,,,ＣＤ,冗余項,,,2,

31、,3,,3,將代表每個圈的乘積項相加,ＢＤ,例2,用卡諾圖化簡,,,,,,,F=(A,B,C,D)= (0,2,3,5,7,8,9,10,11,12,13，14,15),,,用卡諾圖化簡,例3,例4：,首先: 邏輯代數式?卡諾圖,1,1,含約束項的邏輯函數的化簡,函數可以隨意取值（可以為0，也可以為1）或不會出現的變量取值所對應的最小項稱為隨意項，也叫做約束項或無關項。 用符號“φ”、“×”或“d

32、”表示。,1、約束項,例如：判斷一位十進制數是否為偶數。,輸入變量A，B，C，D取值為0000～1001時，邏輯函數Y有確定的值，根據題意，偶數時為1，奇數時為0。,A，B，C，D取值為1010 ～1111的情況不會出現或不允許出現，對應的最小項屬于隨意項。用符號“φ”、“×”或“d”表示。,隨意項之和構成的邏輯表達式叫做 隨意條件或約束條件，用一個值恒為 0 的條件等式表示。,含有隨意條件的邏輯函數可以表示成如下形式：,2

33、、含隨意項的邏輯函數的化簡,在邏輯函數的化簡中，充分利用隨意項可以得到更加簡單的邏輯表達式，因而其相應的邏輯電路也更簡單。在化簡過程中，隨意項的取值可視具體情況取0或取1。具體地講，如果隨意項對化簡有利，則取1；如果隨意項對化簡不利，則取0。,不利用隨意項的化簡結果為：,利用隨意項的化簡結果為：,例5：已知真值表如圖，用卡諾圖化簡。,化簡時可以將無所謂狀態(tài)當作1或 0，目的是得到最簡結果。,,F=A,,P121 3.2.2

34、 (e),(f),(g),(h),L（A，B，C，D）=?m(0，2，4，6，9，13)+ ? d(1，3，5，7，11，15),邏輯函數的表示方法,,五種表示方法,卡諾圖，波形圖,邏輯函數的表示法,1、真值表,真值表：是由變量的所有可能取值組合及其對應的函 數值所構成的表格。,真值表列寫方法：每一個變量均有0、1兩種取值，n個變

35、量共有2i種不同的取值，將這2i種不同的取值按順序（一般按二進制遞增規(guī)律）排列起來，同時在相應位置上填入函數的值，便可得到邏輯函數的真值表。,邏輯函數的表示方法,一輸入變量，二種組合,二輸入變量，四種組合,三輸入變量，八種組合,真值表,邏輯函數的表示方法,四輸入變量，16種組合,真值表（四輸入變量）,例如：當A=B=1、或則B=C=1時，函數Y=1；否則Y=0。,,,,,2、邏輯表達式,邏輯表達式：是由邏輯變量和與、或、非3種

36、 運算符連接起來所構成的式子。,函數的標準與或表達式的列寫方法：將函數的真值表中那些使函數值為1的最小項相加，便得到函數的標準與或表達式。,3、卡諾圖,卡諾圖：是由表示變量的所有可能取值組 合的小方格所構成的圖形。,邏輯函數卡諾圖的填寫方法：在那些使函數值為1的變量取值組合所對應的小方格內填入1，其余的方格內填入0，便得到該函數的卡諾圖。,4、邏輯圖

37、,邏輯圖：是由表示邏輯運算的邏輯符號 所構成的圖形。,Ｙ＝ＡＢ＋ＢＣ,ＡＢ,ＢＣ,Ｙ,５、波形圖,波形圖：是由輸入變量的所有可能取值組合的 高、低電平及其對應的輸出函數值的 高、低電平所構成的圖形。,Ｙ＝ＡＢ＋ＢＣ,０　０?。啊。?０　０?。薄。?０?。薄。啊。?０?。薄。薄。?１?。啊。啊。?１?。啊。薄。?１?。薄。啊?/p>

38、１,１　１?。薄。?０?。啊。啊。?,,,,分析方法步驟：,組合邏輯電路的分析方法和設計方法,組合邏輯電路的分析方法,組合邏輯電路的分析方法,邏輯圖,邏輯表達式,,,1,1,,最簡與或表達式,化簡,2,,,2,從輸入到輸出逐級寫出,最簡與或表達式,,3,真值表,,3,,4,電路的邏輯功能,當輸入A、B、C中有2個或3個為1時，輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。,,

39、4,邏輯圖,邏輯表達式,例1：,最簡與或表達式,真值表,用與非門實現,電路的輸出Y只與輸入A、B有關，而與輸入C無關。Y和A、B的邏輯關系為：A、B中只要一個為0，Y=1；A、B全為1時，Y=0。所以Y和A、B的邏輯關系為與非運算的關系。,電路的邏輯功能,例2：,例3：,本圖功能：二選一電路。,M=0時：門1輸出恒為1， A信號被拒之門外。,方法步驟:,根據題意列真值表,組合邏輯電路的設計,例1：用與非門設計一個舉重裁判表決電路。設舉

40、 重比賽有3個裁判，一個主裁判和兩個副裁判。 杠鈴完全舉上的裁決由每一個裁判按一下自 己面前的按鈕來確定。只有當兩個或兩個以 上裁判判明成功，并且其中有一個為主裁判時， 表明成功的燈才亮。,設主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為Y，根據邏輯要求列出真值表。,設主裁判為變量A，副裁判分別為B和C；表示成功與否的燈為

41、Y，根據邏輯要求列出真值表。,卡諾圖,最簡與或表達式,邏輯變換,邏輯電路圖,1,1,1,,,Y=,AB,+AC,,例2,設計一個三人表決邏輯電路，要求: 三人A、B、C各控制一個按鍵，按下為“1”，不按為“0”。多數（?2）按下為通過。通過時L＝1，不通過L＝0。用與非門實現。,2、用畫卡諾圖化簡,L= AC + BC + AB,3、 寫出最簡“與或”式,1、列真值表,用與非門實現邏輯電路,例3: 交通燈故障監(jiān)測邏輯電路的設計。,紅燈

42、R黃燈Y綠燈G,單獨亮?正常,黃、綠同時亮?正常,其他情況?不正常,,,,2、卡諾圖?化簡,3、寫最簡邏輯式,設：燈亮為“1”，不亮為“0”，正常為“0”，不正常為“1”。,例3,4、用基本邏輯門構成邏輯電路,若要求用與非門構成邏輯電路呢？,用與非門構成邏輯電路,74138集成譯碼器,真值表,輸入：自然二進制碼,輸出：低電平有效,,常用類型:,2線— 4線譯碼器 型號: 74LS1393 線— 8線譯碼器

43、 型號: 74LS1384 線— 16線譯碼器 型號: 74LS154,譯碼器的應用,1）邏輯函數產生器2）用二進制譯碼 器實現碼制變換3）計算機中的地址譯碼電路4)數據分配器,用途:,1、用二進制譯碼器實現邏輯函數,①寫出函數的標準與或表達式，并變換為 與非-與非形式。,②畫出用二進制譯碼器和與非門實現這些函 數的接線圖。,例2：用一個3線—8線譯碼器產生函數 F=

44、m0+m2+m4+m7 （邏輯函數產生器）,由74LS138構成的1路-8路數據分配器,3、集成數據選擇器,型號:74LS153（國產T1153--T4153)雙4選1數據選擇器,集成8選1數據選擇器74LS151,,74LS151的真值表,根據已知輸出函數來構成函數產生器的過程是：1）將函數變換成最小項表達式；2）根據最小項表達式確定各數據輸入端的二元 常量。,用數據選擇器實現邏輯函數的步驟：,例1：試用8選1數據選擇器

45、產生邏輯函數,解：把式,變換成最小項表達式,由上式可知C3、C5、C6、C7為邏輯1，其它輸入為邏輯0。由此得到邏輯函數產生器如下圖所示：,例2：試用上例的數據選擇器產生 L=A?B?C。,解：根據邏輯表達式L=A?B?C列出真值表，如右表所示。,由表中對應L為1的最小項可知，C1、C2、C4、C7為1，其它輸入為0。得到的函數產生器如下圖所示。,,寫出F1、F2的函數表達式,觸發(fā)器,概述,構成組合邏輯電路的基本單元為邏輯

46、門，而構成時序邏輯電路的基本單元是觸發(fā)器。,基本RS觸發(fā)器,0 0,禁止,波形圖（時序圖）,,,,,,置1,置0,置1,置1,置1,保持,不允許,,,,,,,同步RS觸發(fā)器,,CP＝1時，工作情況與基本RS觸發(fā)器相同。,同步觸發(fā)器,1. 電路組成,觸發(fā)器功能表,R、S控制端,CP R S Q n+1 說明 1 0 0 Qn 保持 1 0 1 1

47、 置1 1 1 0 0 清0 1 1 1 不定 避免 0 ? ? Qn 保持,時鐘控制電平觸發(fā)的R-S觸發(fā)器,時鐘控制 —只有CP=1時,輸出端狀態(tài)才能改變,電平觸發(fā)— 在CP=1時,控制端R、S的電平(1或0)發(fā)生變化時,輸出端狀態(tài)才改變,2. 功能分析,波形圖,,,,,,,,,,,不變,不變,不變,不變,不變,不變,置1,置0,

48、置1,置0,不變,邊沿D觸發(fā)器,維持—阻塞型J-K觸發(fā)器 (續(xù)),R復位端 S置位端 R=0,S=1時Q=0 R=1,S=0時Q=1正常工作時 R=1,S=1,R、S端功能,CP下降沿觸發(fā)的J-K觸發(fā)器的R、S功能相同,,J、K控制端的功能,CP上升沿觸發(fā),維持—阻塞型J-K觸發(fā)器(續(xù)),CP 下降沿觸發(fā)的J-K觸發(fā)器J、K功能相同，只是在CP下降沿觸發(fā),用J-K觸發(fā)器構成2分頻器,,當JK=11時，在CP

49、上升沿翻轉,FQ = FCP/2,RS,JK甩空或通過4.7k?的電阻接高電平,,T觸發(fā)器,在CP操作下，根據輸入信號T的情況不同，凡是具有保持和計數功能的電路都叫T型觸發(fā)器。,結構: 在JK觸發(fā)器中，令J=K=T則有,可知：T觸發(fā)器的功能 是當T為1時，為 計數狀態(tài)；當T為 0時為保持狀態(tài)。,T觸發(fā)器,狀態(tài)圖,時序圖,,,,,,,,,D觸發(fā)器,在CP操作下，根據輸入信號D情況的不同，具有置 0、

50、置1功能的電路稱為D觸發(fā)器。,特性方程:,特性表,驅動表,波形圖,在數字電路中，凡在CP時鐘脈沖控制下，根據輸入信號D情況的不同，具有置0、置1功能的電路，都稱為D觸發(fā)器。,D觸發(fā)器,,畫波形P209 5.2.4,,A=0,B=1,,A=0,電路圖,時鐘方程、驅動方程和輸出方程,狀態(tài)方程,狀態(tài)圖、狀態(tài)表或時序圖,判斷電路邏輯功能,,,,1,2,3,5,時序電路的分析方法,時序電路的分析步驟：,計算,,4,,例,時鐘方程：,

51、輸出方程：,同步時序電路的時鐘方程可省去不寫。,驅動方程：,1,寫方程式,2,求狀態(tài)方程,JK觸發(fā)器的特性方程：,將各觸發(fā)器的驅動方程代入，即得電路的狀態(tài)方程：,3,計算、列狀態(tài)表,0 0 0,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1 1 1,0 0

52、 1,0 1 1,1 0 1,1 1 1,0 0 0,0 1 0,1 0 0,1 1 0,0,0,0,0,1,1,0,0,4,畫狀態(tài)圖、時序圖,狀態(tài)圖,5,電路功能,時序圖,有效循環(huán)的6個狀態(tài)分別是0～5這6個十進制數字的格雷碼，并且在時鐘脈沖

53、CP的作用下，這6個狀態(tài)是按遞增規(guī)律變化的，即：000→001→011→111→110→100→000→…所以這是一個用格雷碼表示的六進制同步加法計數器。當對第6個脈沖計數時，計數器又重新從000開始計數，并產生輸出Y＝1。,例,輸出方程：,同步時序電路，時鐘方程省去。,驅動方程：,1,寫方程式,2,求狀態(tài)方程,T觸發(fā)器的特性方程：,將各觸發(fā)器的驅動方程代入，即得電路的狀態(tài)方程：,3,計算、列狀態(tài)表,,,,,,,,,4,5,電路功能

54、,由狀態(tài)圖可以看出，當輸入X ＝0時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞增規(guī)律循環(huán)變化，即：00→01→10→11→00→…當X＝1時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞減規(guī)律循環(huán)變化，即：00→11→10→01→00→…可見，該電路既具有遞增計數功能，又具有遞減計數功能，是一個2位二進制同步可逆計數器。,畫狀態(tài)圖時序圖,例,異步時序電路，時鐘方程：,驅動方程：,1,寫方程式,2,求狀態(tài)方程,D觸發(fā)器的特性方程：

55、,將各觸發(fā)器的驅動方程代入，即得電路的狀態(tài)方程：,3,計算、列狀態(tài)表,,,,,,,,,4,5,電路功能,由狀態(tài)圖可以看出，在時鐘脈沖CP的作用下，電路的8個狀態(tài)按遞減規(guī)律循環(huán)變化，即：000→111→110→101→100→011→010→001→000→…電路具有遞減計數功能，是一個3位二進制異步減法計數器。,畫狀態(tài)圖、時序圖,,,在數字電路中，能夠記憶輸入脈沖個數的電路稱為計數器。,計數器,二進制計數器,十進制計數器,N進制計數

56、器,加法計數器,同步計數器,異步計數器,減法計數器,可逆計數器,加法計數器,減法計數器,可逆計數器,二進制計數器,十進制計數器,N進制計數器,,,,,,······,計數器,集成同步計數器,1、常用數字集成電路計數器芯片舉例:,74LS160 4位同步十進制加法計數器，直接清除74LS161 4位同步二進制加法計數器，直接清除74LS162

57、 4位同步十進制加法計數器，同步清除74LS163 4位同步二進制加法計數器，同步清除,74LS190 4位同步十進制加/減法計數器74LS191 4位同步二進制加/減法計數器74LS192 4位同步十進制加/減法計數器，帶清除74LS193 4位同步二進制加/減法計數器，帶清除,任意 N進制計數器,利用現有的成品計數器外加適當的電路連

58、接成任意進制計數器。用M進制集成計數器構成N進制計數器時，如果M>N，則只需一片M進制計數器；如果M<N，則要多片M進制計數器。,反饋清零法：適用于有清零輸入端的集成計數器。原理是 不管輸出處于哪一狀態(tài)，只要在清零輸入端 加一低電平電壓，輸出會立即從那個狀態(tài)回 到0000狀態(tài)，清零信號消失后，計數器又可 以從0000開始重新計

59、數。,反饋置數法：適用于具有預置功能的集成計數器。對于具有 預置數功能的計數器而言，在其計數過程中， 可以將它輸出的任意一個狀態(tài)通過譯碼，產生 一個預置數控制信號反饋至預置數控制端，在 下一個CP脈沖作用后，計數器會把預置數輸入 端A、B、C、D的狀態(tài)置入輸出端。預置數控制 信號消失后，計數器就

60、從被置入的狀態(tài)開始重 新計數。,1、用同步清零端或置數端歸零構成N進置計數器,2、用異步清零端或置數端歸零構成N進置計數器,（1）寫出狀態(tài)SN-1的二進制代碼。（2）求歸零邏輯，即求同步清零端或置數控制端信號的邏輯表達式。（3）畫連線圖。,（1）寫出狀態(tài)SN的二進制代碼。（2）求歸零邏輯，即求異步清零端或置數控制端信號的邏輯表達式。（3）畫連線圖。,在前面介紹的集成計數器中，清零、置數均采用同步方式的有7

61、4LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。,,,用74LS161來構成一個十二進制計數器。,SN＝S12＝1100,例,D0～D3可隨意處理,D0～D3必須都接0,SN-1＝S11＝1011,例1：用74161構成九進

62、制計數器。異步清零，同步置數,例2：用74HCT161組成256進制計數器。,集成計數器74LS90 (國產T4290)的邏輯結構及功能,74LS90－2分頻和5分頻的十進制計數器,時鐘,輸出,控制信號,(下降沿觸發(fā)),一位二進制計數器,三位五進制計數器,,74LS90的功能（計數功能）,2分頻器,(二進制計數器),(五進制計數器),5分頻器,74LS90的功能(置9端、清0端的功能）,由74LS90構成任意進制計數器,,(1)用一片7

63、4LS90組成BCD碼異步十進制計數器,計數轉換狀態(tài)表如下:,,,用74LS90組成的異步十進制計數器 轉換狀態(tài)表,每一個CPA的下降沿,QA翻轉一次,每一個QA的下降沿(1→0),QB翻轉一次,,,,,,(2) 用一片74LS90組成六進制計數器,CP,進位脈沖,計數脈沖,當QCQB=11時,將輸出清0,先接成十進制計數器,波形圖,(2) 用一片74LS90組成六進制計數器（續(xù)）,總結: 用一片74LS90設計N進制計數器的一般

64、方法,第N個CP脈沖后,由輸出端的“1”去控制清0端R0(1)、R0(2),將輸出端全部清0,練習1: 下圖是幾進制計數器?,答: 8進制,輸出端狀態(tài)的變化范圍:0000~0111,練習2: 下圖是幾進制計數器?,答: 7進制,練習3: 九進制計數器如何設計?,第9個CP脈沖后,QDQCQBQA=1001時,用QD 和QA的1去R0(1)、 R0(2)將輸出清0,用一片74LS90設計九進制計數器,(3) 用2片74LS90組成

65、100進制計數器,方法: 用2個十進制計數器級聯(lián),框圖如下:,CP,計數脈沖,個位向十位的進位脈沖,個位,十位,詳細電路圖如下:,十進制計數器,十進制計數器,,用2片74LS90組成100進制計數器,,100進制計數器,計數范圍: 00~99,十位,個位,串行移位寄存器,用D觸發(fā)器組成的移位寄存器,Di,Q4,經4個CP脈沖,Di 出現在Q4上,,,Q1 Q2 Q3 Q4,由D觸發(fā)器組成的串行移位寄存器功能表,PROM 中的

66、內容只能寫一次，有時仍嫌不方便，于是又發(fā)展了一種可以改寫多次的 ROM，簡稱 EPROM。它所存儲的信息可以用紫外線或 X 射線照射擦去，然后又可以重新編制信息。,ROM 的主要技術指標是存儲容量。 它一般用[ 存儲字數：2N ] ?[ 輸出位數：M ] 來表示( 其中N為存儲器的地址線數 )。例如：128字? 8位、1024字? 8位等。,脈沖在數字電路中的應用極為普遍，它的獲取 和分析是數字電路的一個組成部分

67、。,脈沖產生與變換電路,數字電路中應用最多的是矩形脈沖波，獲得矩形脈沖波的方法有兩種：1、利用各種形式的多諧振蕩器直接產生；2、利用各種整形電路把已有的周期性變化波形變換為所需 的矩形脈沖波。,概述,產生矩形脈沖的幾種電路：1、脈沖整形電路：它們雖然不能產生脈沖信號，但卻能把其它形式的周期性信號變換為矩形脈沖信號，達到整形的目的。它們包括單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器。2、自激的脈沖振蕩器：它們不需要外加輸入信

68、號，只要接通直流電源，就能自動產生脈沖信號。多諧振蕩器屬于此種類型。3、555定時器是一種用途很廣的集成電路，可以組成單穩(wěn)態(tài)觸發(fā)器、施密特觸發(fā)器和多諧振蕩器。將作重點介紹。,概述,模擬信號?數字信號： A/D轉換器 (ADC－Analog Digital Converter),數字信號?模擬信號： D/A轉換器 (DAC－ Digital Analog Converter),數/模轉換器和模/數轉換器,(

69、2) D/A的組成 由三部分電路組成,? 電阻網絡? 模擬電子開關? 求和運算放大器,倒T型電阻網絡 DAC,（1）分辨率　分辨率用輸入二進制數的有效位數表示。在分辨率為n位的D/A轉換器中，輸出電壓能區(qū)分2n個不同的輸入二進制代碼狀態(tài)，能給出2n個不同等級的輸出模擬電壓。分辨率也可以用D/A轉換器的最小輸出電壓與最大輸出電壓的比值來表示。10位D/A轉換器的分辨率為：,DAC的主要技術指標,（2