版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、DDS設(shè)計(jì)1.實(shí)例說明直接數(shù)字合成器DDS,是一種數(shù)字式的頻率合成器,它的優(yōu)點(diǎn)是易于控制,頻率切換速度塊,此實(shí)例通過ROM查找法用VHDL語言實(shí)現(xiàn)了DDS的功能。2.設(shè)計(jì)原理DDS要產(chǎn)生一個(gè)sinwt的正弦信號的方法是:在每次系統(tǒng)時(shí)鐘的觸發(fā)沿到來時(shí),輸出相應(yīng)的幅度值,每次相應(yīng)的增值為wT(T為系統(tǒng)時(shí)鐘周期)。要得到每次相應(yīng)相位的幅度值,一種簡單的方法是查表,即將0—2π的正弦函數(shù)值分為n份,將各點(diǎn)的幅度值存到ROM中,再用一個(gè)相位累加器
2、每次累加相位值wT,得到當(dāng)前的相位值,通過查找ROM得到當(dāng)前的幅度值。DDS工作過程:每次系統(tǒng)時(shí)鐘的上升沿到來時(shí),相位累加器(24位)中的值累加上頻率寄存器(24位)中的值,再用累加器的高12位作為地址進(jìn)行ROM查表,查到的值送到DA進(jìn)行轉(zhuǎn)換。采用ROM壓縮技術(shù)。將0—2π的幅度值只存儲0—π2的部分。3.程序說明:程序分3個(gè)部分:數(shù)據(jù)輸入部分,相位累加部分和ROM查找部分,系統(tǒng)時(shí)鐘用clk表示;在數(shù)據(jù)輸入部分,輸入信號rec高電平表示
3、讓系統(tǒng)讀取新的頻率控制字,只有在clk上升沿時(shí)rec為高電平才將輸入的ftw信號讀入頻率寄存器中。讀取后輸出一個(gè)周期的ack高電平信號表示接收應(yīng)答;在相位累加部分,每次clk上升沿到來時(shí),將頻率寄存器的值加到相位累加器中,并將上一次的累加值高12位輸出作為查找ROM地址使用。其中最高兩位賦給信號s_1和s_2用來表示相位的區(qū)間,其他10位用來生成ROM地址;ROM查找部分,對s_1和s_2進(jìn)行判斷,確定相位的區(qū)間,將各個(gè)區(qū)間的地址和RO
4、M數(shù)據(jù)對應(yīng)到0—π2區(qū)間,因?yàn)镽OM中實(shí)際上只存儲了0—π2區(qū)間的數(shù)據(jù)。區(qū)間π2—π中與區(qū)間0—π2幅度相同的相位相加為π,即區(qū)間π2—π中地址為x的數(shù)據(jù)對應(yīng)區(qū)間0—π2中地址3FF—x的數(shù)據(jù),可由x取反得到。區(qū)間π—3π2的幅度為負(fù),地址為x的數(shù)據(jù)對應(yīng)區(qū)間0—π2中相同地址的數(shù)據(jù)取反。區(qū)間3π2—2π的幅度為負(fù),地址為x的數(shù)據(jù)對應(yīng)區(qū)間0—π2中3FF—x地址的數(shù)據(jù)取反;ROM中的數(shù)據(jù)均為有符號數(shù)據(jù),最高位為符號位,“0”表示正,“1”
5、表示負(fù),負(fù)數(shù)用二進(jìn)制補(bǔ)碼形式表示。整數(shù)取反再加1,得到相應(yīng)的負(fù)數(shù);if(clkeventclk=1)thenphase_adder=phase_adderfrq_reg相位累加rom_address(0)=phase_adder(12)rom_address(1)=phase_adder(13)rom_address(2)=phase_adder(14)rom_address(3)=phase_adder(15)rom_address(
6、4)=phase_adder(16)rom_address(5)=phase_adder(17)rom_address(6)=phase_adder(18)rom_address(7)=phase_adder(19)rom_address(8)=phase_adder(20)rom_address(9)=phase_adder(21)s_2=phase_adder(22)s_1=phase_adder(23)endifendproces
7、slookf_rom:process(clks_1s_2a_1a_2rom_outrom_address)ROM查找部分beginifclkeventclk=1thena_1=s_1a_2=s_2endififs_1=0s_2=0then將各區(qū)間地址對應(yīng)到0—π2的地址address(9downto0)=rom_address(9downto0)elsifs_1=0s_2=1thennotrom_address=3FFrom_addre
8、ssaddress(9downto0)=notrom_address(9downto0)elsifs_1=1s_2=0thenaddress(9downto0)=rom_address(9downto0)elsifs_1=1s_2=1thenaddress(9downto0)=notrom_address(9downto0)endififa_1=0a_2=0then將各區(qū)間幅度對應(yīng)到0—π2的幅度out_q(9downto0)=rom_
9、out(9downto0)elsifa_1=0a_2=1thenout_q(9downto0)=rom_out(9downto0)elsifa_1=1a_2=0thenout_q(9downto0)=notrom_out(9downto0)“0000000001“elsifa_1=1a_2=1then負(fù)數(shù)通過對整數(shù)取反加1得到out_q(9downto0)=notrom_out(9downto0)“0000000001“endifend
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 自動售貨機(jī)的vhdl實(shí)現(xiàn)
- eda技術(shù)與vhdl課程設(shè)計(jì)-基于dds移相信號發(fā)生器
- 分組密碼算法Rijndael的VHDL實(shí)現(xiàn).pdf
- 基于vhdl語言實(shí)現(xiàn)數(shù)字時(shí)鐘的設(shè)計(jì)
- 基于VHDL的模型檢查應(yīng)用與實(shí)現(xiàn).pdf
- SVPWM信號發(fā)生器的VHDL實(shí)現(xiàn).pdf
- 基于FPGA的DDS設(shè)計(jì)與實(shí)現(xiàn).pdf
- 開題報(bào)告--數(shù)字基帶通信系統(tǒng)的vhdl實(shí)現(xiàn)
- 用vhdl語言實(shí)現(xiàn)的電子表
- 實(shí)現(xiàn)vhdl有效綜合應(yīng)注意的設(shè)計(jì)事項(xiàng)(圖文)
- 基于FPGA的DDS的研究設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于VHDL的模型檢查技術(shù)的研究與實(shí)現(xiàn).pdf
- 直接序列擴(kuò)頻通信原理的VHDL實(shí)現(xiàn).pdf
- dds信號發(fā)生器的fpga實(shí)現(xiàn)[開題報(bào)告]
- 基于dds的cpfsk調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)
- 基于DDS的微波頻率源設(shè)計(jì)與實(shí)現(xiàn).pdf
- 劃分在并行VHDL模擬中的研究與實(shí)現(xiàn).pdf
- 基于FPGA的DDS信號發(fā)生器的實(shí)現(xiàn).pdf
- 用vhdl語言在cpld上實(shí)現(xiàn)串行通信
- 基于CORDIC算法的DDS研究及FPGA實(shí)現(xiàn).pdf
評論
0/150
提交評論