開關(guān)控制數(shù)碼管的vhdl程序的設(shè)計(jì)與實(shí)現(xiàn)

1、—1—開關(guān)控制數(shù)碼管的VHDL程序的設(shè)計(jì)與實(shí)現(xiàn)摘要本設(shè)計(jì)是利用所學(xué)過的電子線路課程知識(shí)，利用QuartusII軟件，結(jié)合所學(xué)知識(shí)設(shè)計(jì)一個(gè)，具有使用開關(guān)控制數(shù)碼管功能。文章分析了整個(gè)電路的工作原理，還說明了各程序模塊的功能，并對(duì)最終結(jié)果就行了總結(jié)。通過此次設(shè)計(jì)加深了對(duì)課程的理解，掌握了一些基本邏輯器件的功能和使用方法。本設(shè)計(jì)通過軟件設(shè)計(jì)電路，方便快捷，避免了硬件布線的繁瑣，提高了效率。關(guān)鍵詞開關(guān)；數(shù)碼管；VHDL程序AbstractThi

2、sdesignistousethelearnedelectroniccircuitcourseknowledgeuseQuartusIIsoftwarecombinedwiththedesignofaknowledgewhichhasthefunctionofdigitalswitchcontroltube.Thispaperanalyzesthewholeelectriccircuitprincipleofwkalsothatthea

3、ppsmodulesofthesystemthefinalresultswilldosummary.Throughthisdesigndeepenedtotheunderstingofthecoursemasterthebasiclogicdevicesofsomefunctionuse.Thisdesignconvenientquickavoidthehardwarewiringtrivalimproveefficiencythrou

4、ghthesoftwaredesigncircuit.KeywdSwitch；Digitaltube；VHDLprogram1前言VHDL是一種應(yīng)用廣泛的硬件描述語言，設(shè)計(jì)者可以通過它編寫代碼，通過模擬器仿真驗(yàn)證其功能，完成邏輯綜合與邏輯優(yōu)化，最后通過下載到相應(yīng)的可編程邏輯器件(如FPGA)中來實(shí)現(xiàn)設(shè)計(jì)。本設(shè)計(jì)是利用QuartusII軟件，采用VHDL語言設(shè)計(jì)一個(gè)用8個(gè)開關(guān)對(duì)應(yīng)8個(gè)數(shù)字顯示。按sw0到sw7可以顯示1到8的數(shù)值，并在選擇

5、開關(guān)時(shí)發(fā)出聲響。完成后下載到實(shí)驗(yàn)箱，實(shí)現(xiàn)設(shè)計(jì)功能。1.1QuartusII簡(jiǎn)介MaxplusII作為Altera的上一代PLD設(shè)計(jì)軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。目前Altera已經(jīng)停止了對(duì)MaxplusII的更新支持。QuartusII是Altera公司繼MaxplusII之后開發(fā)的一種針對(duì)其公司生產(chǎn)的系列CPLDPGFA器件的綜合性開發(fā)軟件，它的版本不斷升級(jí)，從4.0版到10.0版，該軟件有如下幾個(gè)顯著的特點(diǎn)：1、Qua

6、rtusII的優(yōu)點(diǎn)該軟件界面友好，使用便捷，功能強(qiáng)大，是一個(gè)完全集成化的可編程邏輯設(shè)計(jì)環(huán)境，是先進(jìn)的EDA工具軟件。該軟件具有開放性、與結(jié)構(gòu)無關(guān)、多平臺(tái)、完全集成化、豐富的設(shè)計(jì)庫、模塊化工具等特點(diǎn)，支持原理圖、VHDL、VerilogHDL以及AHDL（AlteraHardwareDeionLanguage）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。QuartusII可以在XP、L

7、inux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計(jì)流程外，提供了完善的用戶圖形界面設(shè)計(jì)方式。具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。2、QuartusII對(duì)器件的支持—3—的細(xì)節(jié)，因此工作量通常較大。VHDL語言卻最適合于描述電路的行為，即描述電路的功能，然后由綜合器來生成符合要求的電路網(wǎng)絡(luò)。設(shè)計(jì)者在熟悉基本單元電路的描述風(fēng)格，積累一定的設(shè)計(jì)經(jīng)驗(yàn)后，就會(huì)為用VHDL設(shè)計(jì)同等性能電路的高效率所鼓舞。(3)VHDL的硬件

8、描述與具體的工藝技術(shù)和硬件結(jié)構(gòu)無關(guān)，當(dāng)門級(jí)或門級(jí)以上的描述通過仿真檢驗(yàn)后，再利用相應(yīng)的工具將設(shè)計(jì)映射成不同的工藝，因此電路的設(shè)計(jì)與工藝的改變是相互獨(dú)立的。彼此的改變不會(huì)產(chǎn)生不良影響，并且VHDL硬件描述語言的實(shí)現(xiàn)目標(biāo)器件的選擇范圍廣泛，可使用各系列的CPLD、FPGA及各種門陣列器件。(4)VHDL具有類屬描述語句和子程序調(diào)用等功能，對(duì)于己完成的設(shè)計(jì)源程序，可以通過修改類屬參數(shù)表和函數(shù)的辦法來改變?cè)O(shè)計(jì)的規(guī)模和結(jié)構(gòu)。VHDL具有豐富的仿真

9、語句和庫函數(shù)，使得門電路級(jí)的功能仿真、檢查成為可能，使設(shè)計(jì)者對(duì)整個(gè)工程設(shè)計(jì)的結(jié)構(gòu)和功能的可行性做出決策。(5)VHDL作為一種IEEE的工業(yè)標(biāo)準(zhǔn)，使VHDL的設(shè)計(jì)成果便于重復(fù)利用和交流。這就更進(jìn)一步推動(dòng)了VHDL語言的推廣及完善。另外，由于其語法嚴(yán)格，給閱讀和使用帶來極大的便利。2硬件設(shè)計(jì)本設(shè)計(jì)硬件平臺(tái)采用武漢理工大學(xué)EDA實(shí)驗(yàn)箱，如下圖所示。所用到的部分有LED數(shù)碼管、開關(guān)、蜂鳴器等，具體連接如下。data_o[0]PIN_103ke