版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、第20章 門電路和組合邏輯電路,,,,20.1 數(shù)制和脈沖信號(hào),20.2 基本門電路及其組合,20.3 TTL門電路,20.4 CMOS門電路,目 錄,20.5 邏輯代數(shù),,,,20.7 加法器,20.8 編碼器,20.9 譯碼器和數(shù)字顯示,20.10 應(yīng)用舉例,目 錄,20.6 組合邏輯電路的分析和設(shè)計(jì),一、數(shù) 制,,,,20.1 數(shù)制和脈沖信號(hào),1 常用數(shù)制,? 十進(jìn)制,? 二進(jìn)制,十進(jìn)制有0~9十個(gè)數(shù)碼,進(jìn)位規(guī)則是“
2、逢十進(jìn)一”。,二進(jìn)制有0和1兩個(gè)數(shù)碼,進(jìn)位規(guī)則是“逢二進(jìn)一”。,二進(jìn)制數(shù)可轉(zhuǎn)換為十進(jìn)制。例如,(10101.01)2=1?24+0?23+1?22+0?21+1?20+0?2-1+1?2-2 =(21.25)10,一、數(shù) 制,,,,20.1 數(shù)制和脈沖信號(hào),1 常用數(shù)制,? 八進(jìn)制,八進(jìn)制有0~7八個(gè)數(shù)碼,進(jìn)位規(guī)則是“逢八進(jìn)一”。,八進(jìn)制數(shù)可轉(zhuǎn)換為十進(jìn)制。例如,(32.4)8=3?81
3、+2?80+4?8-1=(26.5)10,一、數(shù) 制,,,,20.1 數(shù)制和脈沖信號(hào),1 常用數(shù)制,? 十六進(jìn)制,有0~9,A(10),B(11),C(12),D(13),E(14), F(15)十六個(gè)數(shù)碼,進(jìn)位規(guī)則是“逢十六進(jìn)一”。,十六進(jìn)制數(shù)可轉(zhuǎn)換為十進(jìn)制。例如,(3B.6E)16=3?161+11?160+6?16-1+14?16-2?(59.4)10,一、數(shù) 制,,,,20.1 數(shù)制和脈沖信號(hào),2 十
4、進(jìn)制數(shù)轉(zhuǎn)換為任意進(jìn)制數(shù),? 十-二進(jìn)制數(shù)轉(zhuǎn)換,? 十-八進(jìn)制數(shù)轉(zhuǎn)換,? 十-十六進(jìn)制數(shù)轉(zhuǎn)換,一、數(shù) 制,,,,20.1 數(shù)制和脈沖信號(hào),3 二進(jìn)制算術(shù)運(yùn)算,? 加法運(yùn)算,? 減法運(yùn)算,? 乘法運(yùn)算,二、脈沖信號(hào),,,,20.1 數(shù)制和脈沖信號(hào),1 模擬信號(hào)和模擬電路,若物理量的變化在時(shí)間上是連續(xù)的,則把這一類物理量稱為模擬量,把表示模擬量的信號(hào)稱為模擬信號(hào),并把工作在模擬信號(hào)下的電子電路稱為模擬電路。模擬電路主要研究輸出信
5、號(hào)與輸入信號(hào)之間的大小和相位等方面的關(guān)系。在模擬電路中,晶體管工作于放大狀態(tài)。,電子電路的信號(hào)分模擬信號(hào)和數(shù)字信號(hào)。電子電路分模擬電路和數(shù)字電路。,二、脈沖信號(hào),,,,20.1 數(shù)制和脈沖信號(hào),2 數(shù)字信號(hào)和數(shù)字電路,若物理量的變化在時(shí)間上是不連續(xù)的,則把這一類物理量稱為數(shù)字量,把表示數(shù)字量的信號(hào)稱為數(shù)字信號(hào),并把工作在數(shù)字信號(hào)下的電子電路稱為數(shù)字電路。數(shù)字電路主要研究輸出信號(hào)與輸入信號(hào)之間的邏輯關(guān)系,數(shù)字電路又叫做邏輯電路。在數(shù)字
6、電路中,晶體管工作于飽和狀態(tài)或截止?fàn)顟B(tài)。,電子電路的信號(hào)分模擬信號(hào)和數(shù)字信號(hào)。電子電路分模擬電路和數(shù)字電路。,二、脈沖信號(hào),,,,20.1 數(shù)制和脈沖信號(hào),3 常見(jiàn)的脈沖信號(hào),? 矩形波,? 尖頂波,因?yàn)閿?shù)字信號(hào)隨時(shí)間變化是不連續(xù)的,而是躍變的。所以數(shù)字信號(hào)又稱為脈沖信號(hào)。脈沖信號(hào)是一種躍變信號(hào),且持續(xù)時(shí)間短暫。可短至幾個(gè)微秒甚至幾個(gè)納秒。最常見(jiàn)的脈沖信號(hào)如下:,二、脈沖信號(hào),,,,20.1 數(shù)制和脈沖信號(hào),4 正脈沖和負(fù)脈沖,? 正脈
7、沖:躍變后的值比初始值高。,? 負(fù)脈沖:躍變后的值比初始值低。,二、脈沖信號(hào),,,,20.1 數(shù)制和脈沖信號(hào),5 脈沖信號(hào)的參數(shù),? 脈沖幅度A:脈沖信號(hào)變化的最大值,? 脈沖上升時(shí)間tr:從脈沖幅度的10%上升到90%所需時(shí)間。,? 脈沖下降時(shí)間tf:從脈沖幅度的90%下降到10%所需時(shí)間。,二、脈沖信號(hào),,,,20.1 數(shù)制和脈沖信號(hào),5 脈沖信號(hào)的參數(shù),? 脈沖寬度tp:與脈沖幅度50%對(duì)應(yīng)的上下沿之間脈沖持續(xù)時(shí)
8、 間。,? 脈沖周期T:脈沖幅度的10%對(duì)應(yīng)的相鄰兩個(gè)上升沿之間的 時(shí)間。,一、邏輯電路的基本概念,,,,20.2 基本門電路及其組合,1 邏輯關(guān)系,邏輯關(guān)系是指“條件”和“結(jié)果”的因果關(guān)系。基本的邏輯關(guān)系有與邏輯關(guān)系、或邏輯關(guān)系和非邏輯關(guān)系。,2 邏輯門電路,3 邏輯運(yùn)算,邏輯門電路是實(shí)現(xiàn)各種邏輯關(guān)系的基本邏輯電路,邏輯門電路簡(jiǎn)稱為門電路?;镜拈T電路
9、對(duì)應(yīng)基本的邏輯關(guān)系,有與門電路、或門電路和非門電路。,邏輯運(yùn)算表示的是邏輯變量以及常量之間邏輯狀態(tài)的推理運(yùn)算,而不是數(shù)量之間的運(yùn)算?;镜倪壿嬤\(yùn)算對(duì)應(yīng)基本的邏輯關(guān)系,有與運(yùn)算、或運(yùn)算和非運(yùn)算。,一、邏輯電路的基本概念,,,,20.2 基本門電路及其組合,4 邏輯函數(shù),如果以邏輯運(yùn)算中的邏輯變量作為輸入,以運(yùn)算結(jié)果作為輸出,當(dāng)輸入變量的取值確定后,輸出的取值便隨之而定。因此,輸出與輸入是一種函數(shù)關(guān)系。這種函數(shù)關(guān)系稱為邏輯函數(shù),寫作,5 邏
10、輯函數(shù)的表示方法,5.1 邏輯狀態(tài)表,將輸入變量所有的取值下對(duì)應(yīng)的輸出值找出來(lái),列成表格,即可得到邏輯狀態(tài)表。,一、邏輯電路的基本概念,,,,20.2 基本門電路及其組合,4 邏輯函數(shù),如果以邏輯運(yùn)算中的邏輯變量作為輸入,以運(yùn)算結(jié)果作為輸出,當(dāng)輸入變量的取值確定后,輸出的取值便隨之而定。因此,輸出與輸入是一種函數(shù)關(guān)系。這種函數(shù)關(guān)系稱為邏輯函數(shù),寫作,5 邏輯函數(shù)的表示方法,5.2 邏輯函數(shù)式,將輸入和輸出之間的邏輯關(guān)系寫成與、或、非等運(yùn)
11、算的組合式,即可得到邏輯函數(shù)式。,一、邏輯電路的基本概念,,,,20.2 基本門電路及其組合,4 邏輯函數(shù),如果以邏輯運(yùn)算中的邏輯變量作為輸入,以運(yùn)算結(jié)果作為輸出,當(dāng)輸入變量的取值確定后,輸出的取值便隨之而定。因此,輸出與輸入是一種函數(shù)關(guān)系。這種函數(shù)關(guān)系稱為邏輯函數(shù),寫作,5 邏輯函數(shù)的表示方法,5.3 邏輯圖,將邏輯函數(shù)式中各變量之間的與、或、非等邏輯關(guān)系用圖形符號(hào)表示出來(lái),即可畫出邏輯圖。,一、邏輯電路的基本概念,,,,20.2 基
12、本門電路及其組合,4 邏輯函數(shù),如果以邏輯運(yùn)算中的邏輯變量作為輸入,以運(yùn)算結(jié)果作為輸出,當(dāng)輸入變量的取值確定后,輸出的取值便隨之而定。因此,輸出與輸入是一種函數(shù)關(guān)系。這種函數(shù)關(guān)系稱為邏輯函數(shù),寫作,5 邏輯函數(shù)的表示方法,5.4 波形圖,如果將邏輯函數(shù)輸入變量每一種可能出現(xiàn)的取值與對(duì)應(yīng)的輸出值按時(shí)間順序依次排列起來(lái),即可得到波形圖。,一、邏輯電路的基本概念,,,,20.2 基本門電路及其組合,6 邏輯變量,邏輯代數(shù)中的變量 (輸入變量和
13、輸出變量)也用字母表示,但與普通代數(shù)中的變量不同,取值只有0和1兩種可能,這里的1和0沒(méi)有量的概念,只是表示一個(gè)事物的兩種不同狀態(tài)。,7 高、低電平,高、低電平,是用來(lái)描述電路中電位的高、低狀態(tài)。電位是一個(gè)相對(duì)確切的數(shù)值,而電平則是在一定范圍內(nèi)的電位值,即在此范圍內(nèi)就可以判定為或高電平或低電平。,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合,1 二極管與門電路,? 與邏輯:在決定某一事件的各種條件中,只有當(dāng)所有的條
14、 件都具備時(shí),事件才會(huì)發(fā)生,符合這一規(guī)律的邏 輯關(guān)系叫做與邏輯。,? 與門電路:實(shí)現(xiàn)與邏輯關(guān)系的電路叫做與門電路。,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合,1 二極管與門電路,? 與門邏輯狀態(tài)表,? 與門邏輯符號(hào),? 與門邏輯函數(shù)式,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合,2 二極管或門電路,? 或邏輯:在決定某
15、一事件的各種條件中,只要有一個(gè)或一 個(gè)以上的條件具備,事件就會(huì)發(fā)生,符合這一規(guī) 律的邏輯關(guān)系叫做或邏輯。,? 或門電路:實(shí)現(xiàn)或邏輯關(guān)系的電路叫做或門電路。,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合,2 二極管或門電路,? 或門邏輯狀態(tài)表,? 或門邏輯符號(hào),? 或門邏輯函數(shù)式,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合
16、,3 晶體管非門電路,? 非邏輯:決定某一事件的條件只有一個(gè),而在條件不具備 時(shí),事件才會(huì)發(fā)生,即事件的發(fā)生與條件處于對(duì) 立狀態(tài),符合這一規(guī)律的邏輯關(guān)系叫做非邏輯。,? 非門電路:實(shí)現(xiàn)非邏輯關(guān)系的電路叫做非門電路。,二、分立元器件基本邏輯門電路,,,,20.2 基本門電路及其組合,3 晶體管非門電路,? 非門邏輯狀態(tài)表,? 非門邏輯符號(hào),? 非門邏輯函數(shù)式,三、
17、基本邏輯門電路的組合,,,,20.2 基本門電路及其組合,1 與非門電路,? 與非門邏輯圖和邏輯符號(hào),? 與非門邏輯狀態(tài)表,? 與非門邏輯函數(shù)式,三、基本邏輯門電路的組合,,,,20.2 基本門電路及其組合,2 或非門電路,? 或非門邏輯圖和邏輯符號(hào),? 或非門邏輯狀態(tài)表,? 或非門邏輯函數(shù)式,三、基本邏輯門電路的組合,,,,20.2 基本門電路及其組合,3 與或非門電路,? 與或非門邏輯圖和邏輯符號(hào),? 與或非門邏輯函數(shù)式,三、基本邏
18、輯門電路的組合,,,,20.2 基本門電路及其組合,3 與或非門電路,? 與或非門邏輯狀態(tài)表,,,,,例題20.2.1,,試根據(jù)與非門和或非門的輸入A和B的波形,畫出與非門和或非門輸出Y1和Y2的波形。,B,Y1,Y2,與非門,或非門,【解】,一、TTL與非門電路,,,,20.3 TTL門電路,1 TTL74系列與非門邏輯電路,一、TTL與非門電路,,,,20.3 TTL門電路,,T1的作用和二極管與門的作用完全相似。,1 TTL7
19、4系列與非門邏輯電路,一、TTL與非門電路,,,,20.3 TTL門電路,2 工作原理-輸入端有0的情況,VY=5-R2IB3-UBE3-UD3,R2IB3可忽略不計(jì),于是,VY?5-0.7-0.7=3.6 V,Y=1,即,拉電流,一、TTL與非門電路,,,,20.3 TTL門電路,VY=UCE4?0.3 V,Y=1,即,灌電流,2 工作原理-輸入端全1的情況,一、TTL與非門電路,,,,20.3 TTL門電路,3 引腳排列圖及邏
20、輯符號(hào),? 74LS20的引腳排列圖及邏輯符號(hào),一、TTL與非門電路,,,,20.3 TTL門電路,3 引腳排列圖及邏輯符號(hào),? 74LS00的引腳排列圖及邏輯符號(hào),一、TTL與非門電路,,,,20.3 TTL門電路,4 主要參數(shù),? 輸出高電平電壓UOH和輸出低電平電壓UOL,TTL與非門的電壓傳輸特性,當(dāng)UI?0.5V時(shí),UO?3.6V,即圖中的AB段。當(dāng)UI在0.5~1.3V之間時(shí)UO隨UI的增大而線性地減小,即BC段。當(dāng)U
21、I增至1.4V左右時(shí),T4管開(kāi)始導(dǎo)通,輸出迅速轉(zhuǎn)為低電平UO ?0.3V,即CD段。當(dāng)UI ?1.4V時(shí)保持輸出為低電平,即DE段。,一、TTL與非門電路,,,,20.3 TTL門電路,4 主要參數(shù),? 輸出高電平電壓UOH和輸出低電平電壓UOL,TTL與非門的電壓傳輸特性,對(duì)于通用的TTL與非門:,輸出高電平電壓UOH是對(duì)應(yīng)于AB段的輸出電壓。,輸出低電平電壓UOL是對(duì)應(yīng)于DE段的輸出電壓。,在額定負(fù)載下測(cè)出:,一、TTL與非門電
22、路,,,,20.3 TTL門電路,4 主要參數(shù),? 扇出系數(shù)NO,扇出系數(shù)是指一個(gè)與非門能帶同類門的最大數(shù)目,它表示帶負(fù)載能力。TTL與非門,NO?8。,? 輸入高電平電流IIH和輸入低電平電流IIL,? 當(dāng)某一輸入端接高電平,其余輸入端接低電平時(shí),流入該 輸入端的電流,稱為高電平輸入電流IIH。,? 當(dāng)某一輸入端接低電平,其余輸入端接高電平時(shí),流出該 輸入端的電流,稱為低電平輸入電流IIL。,一、TTL與非門電路,,,,
23、20.3 TTL門電路,4 主要參數(shù),? 平均傳輸延遲時(shí)間tpd,二、三態(tài)輸出與非門電路,,,,20.3 TTL門電路,三態(tài)輸出與非門電路的輸出端除出現(xiàn)高電平和低電平外,還可以出現(xiàn)第三種狀態(tài)---高阻狀態(tài)。,使能控制端,二、三態(tài)輸出與非門電路,,,,20.3 TTL門電路,1 邏輯符號(hào),2 三態(tài)輸出與非門邏輯狀態(tài)表,二、三態(tài)輸出與非門電路,,,,20.3 TTL門電路,3 應(yīng)用,三態(tài)門最重要的一個(gè)用途是可以實(shí)現(xiàn)用一根導(dǎo)線輪流傳送
24、幾個(gè)不同的數(shù)據(jù)或控制信號(hào),這根導(dǎo)線稱為總線。即三態(tài)門可構(gòu)成多路開(kāi)關(guān),數(shù)據(jù)雙向傳遞,多路數(shù)據(jù)分時(shí)傳送等。,只要各三態(tài)門的控制端輪流處于高電平,即任何時(shí)間只能有一個(gè)三態(tài)門處于工作狀態(tài),而其余三態(tài)門均處于高阻狀態(tài),這樣總線就會(huì)輪流接受各三態(tài)門的輸出。這種用總線來(lái)傳送數(shù)據(jù)或控制信號(hào)的方法,在計(jì)算機(jī)中被廣泛采用。,一、CMOS非門電路,,,,20.4 CMOS門電路,當(dāng)輸入端A為1時(shí),驅(qū)動(dòng)管T1的柵源電壓大于開(kāi)啟電壓,它處于導(dǎo)通狀態(tài);而負(fù)載管T
25、2的柵源電壓小于開(kāi)啟電壓的絕對(duì)值,它不能開(kāi)啟,處于截止?fàn)顟B(tài)。這時(shí),T2的電阻比T1高得多,電源電壓便主要降在T2上,故輸出端Y為0。,當(dāng)輸入端A為0時(shí),T1截止,而T2導(dǎo)通。電源電壓便主要降在T1上故輸出端Y為1。,二、CMOS與非門電路,,,,20.4 CMOS門電路,當(dāng)輸入端全為 1 時(shí),驅(qū)動(dòng)管T1和T2都導(dǎo)通,電阻很低;而負(fù)載管T3和T4都不能開(kāi)啟,都處于截止?fàn)顟B(tài),電阻很高這時(shí)電源電壓主要降在負(fù)載管上故輸出端Y為0。,二、C
26、MOS與非門電路,,,,20.4 CMOS門電路,當(dāng)輸入端有一個(gè)或全為0時(shí),則串聯(lián)的驅(qū)動(dòng)管截止而相應(yīng)的負(fù)載管導(dǎo)通,負(fù)載管的總電阻很低,驅(qū)動(dòng)管的總電阻卻很高。這時(shí)電源電壓便主要降在串聯(lián)的驅(qū)動(dòng)管上故輸出端Y為1。,三、CMOS或非門電路,,,,20.4 CMOS門電路,當(dāng)輸入端全為1或其中一個(gè)為1時(shí),輸出端Y為0。只有當(dāng)輸入端全為0時(shí),輸出端才為1。,四、門電路多余輸入端的處理,,,,20.4 CMOS門電路,? TTL門電路的輸入
27、端懸空相當(dāng)于高電平1,CMOS門電路 的輸入端不允許懸空。,? 對(duì)與邏輯(與、與非)門電路,應(yīng)將多余輸入端直接接直流 電源正端或經(jīng)電阻(1~3 k?)接直流電源正端。,? 對(duì)或邏輯(或、或非)門電路,應(yīng)將多余輸入端接地。,? 如果前級(jí)(驅(qū)動(dòng)級(jí))有足夠的驅(qū)動(dòng)能力,也可將多余輸入端 與信號(hào)輸入端連在一起。,,,,,例題20.4.1,,【解】,圖(b)、(f)處理正確;圖(a)、(b)、(d) 、(f)能實(shí)現(xiàn)。,,,,20.
28、5 邏輯代數(shù),概 述,? 邏輯代數(shù)中也是用字母表示變量,這種變量稱為邏輯變量 邏輯變量的取值只有0和1兩種可能,只能表示兩種相反的 邏輯狀態(tài)。? 邏輯運(yùn)算表示的是邏輯變量以及常量之間邏輯狀態(tài)的推理 運(yùn)算,而不是數(shù)量之間的運(yùn)算。? 邏輯代數(shù)所表示的是邏輯關(guān)系,不是數(shù)量關(guān)系,這是它與 普通代數(shù)本質(zhì)上的區(qū)別。? 在邏輯代數(shù)中只有與運(yùn)算、或運(yùn)算和非運(yùn)算三種基本邏輯 運(yùn)算。根據(jù)這三種運(yùn)算可以推導(dǎo)出
29、邏輯代數(shù)運(yùn)算法則。,邏輯代數(shù)或稱布爾代數(shù),它是分析和設(shè)計(jì)數(shù)字電路的工具。,一、邏輯代數(shù)運(yùn)算法則,,,,20.5 邏輯代數(shù),,,,20.5 邏輯代數(shù),一、邏輯代數(shù)運(yùn)算法則,,,,20.5 邏輯代數(shù),二、邏輯函數(shù)各種表示方法間的相互轉(zhuǎn)換,1 邏輯狀態(tài)表與邏輯函數(shù)式的相互轉(zhuǎn)換,既然同一個(gè)邏輯函數(shù)可以用多種不同的方法描述,那么這幾種方法之間必能相互轉(zhuǎn)換。,? 由狀態(tài)表寫出函數(shù)式的方法,? 找出狀態(tài)表中使邏輯函數(shù)Y=1的那些輸入變量取值的組合。,
30、? 每組輸入變量取值的組合對(duì)應(yīng)一個(gè)與項(xiàng),其中取值為1的 寫入原變量,取值為0的寫入反變量。,? 將這些與項(xiàng)邏輯加,即得Y的邏輯函數(shù)式。,? 由函數(shù)式列出狀態(tài)表的方法,將輸入變量取值的所有組合狀態(tài)逐一代入函數(shù)式求出函數(shù)值列成表,即可得到狀態(tài)表。,,,,,例題20.5.1,,邏輯函數(shù)式為,【解】,試由邏輯函數(shù)式列出邏輯狀態(tài)表。,,,,,例題20.5.2,,邏輯狀態(tài)表為,【解】,試由邏輯狀態(tài)表寫出邏輯函數(shù)式。,,,,20.5 邏輯代數(shù),
31、二、邏輯函數(shù)各種表示方法間的相互轉(zhuǎn)換,2 邏輯函數(shù)式與邏輯圖的相互轉(zhuǎn)換,既然同一個(gè)邏輯函數(shù)可以用多種不同的方法描述,那么這幾種方法之間必能相互轉(zhuǎn)換。,? 由函數(shù)式畫出邏輯圖的方法,從給定的函數(shù)式轉(zhuǎn)換為相應(yīng)的邏輯圖時(shí),只要用邏輯圖形符號(hào)代替函數(shù)式中的邏輯運(yùn)算,并按運(yùn)算優(yōu)先順序?qū)⑺鼈冞B接起來(lái),即可畫出邏輯圖。,? 由邏輯圖寫出函數(shù)式的方法,從給定的邏輯圖轉(zhuǎn)換為相應(yīng)的函數(shù)式時(shí),只要由輸入端到輸出端逐級(jí)寫出每個(gè)邏輯圖形符號(hào)的輸出邏輯函數(shù)式,即可
32、在輸出端寫出邏輯函數(shù)式。,,,,,習(xí)題20.5.9,,【解】,用與非門和非門實(shí)現(xiàn)下列邏輯關(guān)系,畫出邏輯圖。,,,,,習(xí)題20.5.9,,【解】,用與非門和非門實(shí)現(xiàn)下列邏輯關(guān)系,畫出邏輯圖。,,,,,習(xí)題20.5.9,,【解】,用與非門和非門實(shí)現(xiàn)下列邏輯關(guān)系,畫出邏輯圖。,,,,,習(xí)題20.5.9,,用與非門和非門實(shí)現(xiàn)下列邏輯關(guān)系,畫出邏輯圖。,【解】,,,,,習(xí)題20.5.11,,【解】,試根據(jù)下列邏輯圖寫出邏輯函數(shù)式。,(a),,,,
33、,習(xí)題20.5.11,,【解】,試根據(jù)下列邏輯圖寫出邏輯函數(shù)式。,(b),,,,20.5 邏輯代數(shù),1 常見(jiàn)邏輯函數(shù)式的表達(dá)形式,? 與或表達(dá)形式,三、邏輯函數(shù)式的表達(dá)形式,? 與非與非表達(dá)形式,? 或與非表達(dá)形式,? 最簡(jiǎn)與或的表達(dá)形式,? 在與或的表達(dá)形式中,與項(xiàng)的個(gè)數(shù)最少;? 在與或的表達(dá)形式中,每個(gè)與項(xiàng)所含變量的個(gè)數(shù)最少。,三、邏輯函數(shù)式的表達(dá)形式,,,,20.5 邏輯代數(shù),2 最小項(xiàng)的表達(dá)形式,在n變量邏輯函數(shù)中,若m為包含
34、n個(gè)因子的與項(xiàng),而且這n個(gè)變量均以原變量或反變量的形式在m中出現(xiàn)一次,則稱m為該組變量的最小項(xiàng)。,例如,A、B兩個(gè)變量的最小項(xiàng)有,共4個(gè)(即22個(gè))。n變量的最小項(xiàng)應(yīng)有2n個(gè)。,四、邏輯函數(shù)的化簡(jiǎn)方法,,,,20.5 邏輯代數(shù),1 公式化簡(jiǎn)法,四、邏輯函數(shù)的化簡(jiǎn)方法,,,,20.5 邏輯代數(shù),1 公式化簡(jiǎn)法,四、邏輯函數(shù)的化簡(jiǎn)方法,,,,20.5 邏輯代數(shù),1 公式化簡(jiǎn)法,? 加項(xiàng)法:應(yīng)用A+A=A,在邏輯函數(shù)式中加相同的項(xiàng),而后
35、 合并化簡(jiǎn)。如,四、邏輯函數(shù)的化簡(jiǎn)方法,,,,20.5 邏輯代數(shù),1 公式化簡(jiǎn)法,? 吸收法:應(yīng)用A+AB=A,消去多樣變量。如,,,,,習(xí)題20.5.12,,【解】,應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)下列各邏輯函數(shù)式。,(1),并項(xiàng)法,由A+AB=A+B得,,,,,習(xí)題20.5.12,,【解】,應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)下列各邏輯函數(shù)式。,(2),并項(xiàng)法,,,,,習(xí)題20.5.12,,【解】,應(yīng)用邏輯代數(shù)運(yùn)算法則化
36、簡(jiǎn)下列各邏輯函數(shù)式。,(3),,,,,習(xí)題20.5.12,,【解】,應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)下列各邏輯函數(shù)式。,(4),,,,,習(xí)題20.5.12,,【解】,應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)下列各邏輯函數(shù)式。,(5),三、邏輯函數(shù)的化簡(jiǎn)方法,,,,20.5 邏輯代數(shù),2 卡諾圖化簡(jiǎn)法,一、組合邏輯電路的分析,,,,20.6 組合邏輯電路的分析和設(shè)計(jì),1 組合邏輯電路,? 特點(diǎn):組合電路輸出電平的高低僅取決于當(dāng)時(shí)的輸入,與
37、 以前的輸出狀態(tài)無(wú)關(guān),無(wú)記憶功能。,? 任務(wù):已知邏輯圖分析邏輯功能。,由門電路組成的邏輯電路,簡(jiǎn)稱組合電路。,2 分析方法,已知邏輯圖?寫邏輯函數(shù)式?化簡(jiǎn)或變換?列邏輯狀態(tài)表?分析邏輯功能,? 步驟:,,,,,例題20.6.1,,【解】,分析該邏輯電路的邏輯功能。,,,,第一,寫出邏輯函數(shù)式,并化簡(jiǎn),,,,,,例題20.6.1,,分析該邏輯電路的邏輯功能。,第二,列邏輯狀態(tài)表,第三,確定電路的邏輯功能,A、B 狀態(tài)相同時(shí),Y的狀
38、態(tài)為0;A、B 狀態(tài)不同時(shí),Y的狀態(tài)為1。符合這一規(guī)律的邏輯關(guān)系叫做異或邏輯對(duì)應(yīng)的邏輯電路叫做異或門。,,,,,例題20.6.2,,【解】,分析該邏輯電路的邏輯功能。,第一,寫出邏輯表達(dá)式,并化簡(jiǎn),,,,,,,,,,例題20.6.2,,分析該邏輯電路的邏輯功能。,第二,列邏輯狀態(tài)表,第三,確定電路的邏輯功能,A、B 狀態(tài)相同時(shí),Y的狀態(tài)為1;A、B 狀態(tài)不同時(shí),Y的狀態(tài)為0。符合這一規(guī)律的邏輯關(guān)系叫做同或邏輯對(duì)應(yīng)的邏輯電路叫做同或門。,
39、二、組合邏輯電路的設(shè)計(jì),,,,20.6 組合邏輯電路的分析和設(shè)計(jì),1 組合邏輯電路,? 特點(diǎn):組合電路輸出電平的高低僅取決于當(dāng)時(shí)的輸入,與 以前的輸出狀態(tài)無(wú)關(guān),無(wú)記憶功能。,? 任務(wù):已知邏輯要求畫邏輯圖。,由門電路組成的邏輯電路,簡(jiǎn)稱組合電路。,2 設(shè)計(jì)方法,已知邏輯要求?列邏輯狀態(tài)表?寫邏輯函數(shù)式?化簡(jiǎn)或變換?畫邏輯圖,? 步驟:,,,,,例題20.6.3,,【解】,第一,列邏輯狀態(tài)表,某汽車駕駛員培訓(xùn)
40、班進(jìn)行結(jié)業(yè)考試,有三名評(píng)判員,其中A為主評(píng)判員, B和C為副評(píng)判員。在評(píng)判時(shí),按照少數(shù)服從多數(shù)的原則通過(guò),但主評(píng)判員認(rèn)為合格,亦可通過(guò)。試用與非門構(gòu)成邏輯電路實(shí)現(xiàn)此評(píng)判規(guī)定。,,,,,例題20.6.3,,某汽車駕駛員培訓(xùn)班進(jìn)行結(jié)業(yè)考試,有三名評(píng)判員,其中A為主評(píng)判員, B和C為副評(píng)判員。在評(píng)判時(shí),按照少數(shù)服從多數(shù)的原則通過(guò),但主評(píng)判員認(rèn)為合格,亦可通過(guò)。試用與非門構(gòu)成邏輯電路實(shí)現(xiàn)此評(píng)判規(guī)定。,【解】,第三,畫邏輯圖,第二,寫邏輯函數(shù)式,
41、,,,,習(xí)題20.6.16,,【解】,第一,列邏輯狀態(tài)表,兩處控制照明燈的電路如圖所示,單刀雙投開(kāi)關(guān)A裝在一處,B裝在另一處,兩處都可以開(kāi)關(guān)電燈。設(shè)Y=1表示燈亮,Y=0表示燈滅;A=1表示開(kāi)關(guān)向上扳,A=0表示開(kāi)關(guān)向下扳, B亦如此。試寫出燈亮的邏輯函數(shù)式,并用與非門實(shí)現(xiàn)。,,,,,習(xí)題20.6.16,,【解】,第二,寫邏輯函數(shù)式,兩處控制照明燈的電路如圖所示,單刀雙投開(kāi)關(guān)A裝在一處,B裝在另一處,兩處都可以開(kāi)關(guān)電燈。設(shè)Y=1表示燈亮
42、,Y=0表示燈滅;A=1表示開(kāi)關(guān)向上扳,A=0表示開(kāi)關(guān)向下扳, B亦如此。試寫出燈亮的邏輯函數(shù)式,并用與非門實(shí)現(xiàn)。,,,,,習(xí)題20.6.16,,【解】,第三,畫邏輯圖,兩處控制照明燈的電路如圖所示,單刀雙投開(kāi)關(guān)A裝在一處,B裝在另一處,兩處都可以開(kāi)關(guān)電燈。設(shè)Y=1表示燈亮,Y=0表示燈滅;A=1表示開(kāi)關(guān)向上扳,A=0表示開(kāi)關(guān)向下扳, B亦如此。試寫出燈亮的邏輯函數(shù)式,并用與非門實(shí)現(xiàn)。,,,,,【解】,第一,列邏輯狀態(tài)表,,習(xí)題20.6
43、.17,旅客列車分特快、直快和普快,并依此為優(yōu)先通行次序。某站在同一時(shí)間只能有一趟列車從車站開(kāi)出,即只能給出一個(gè)開(kāi)車信號(hào),試畫出滿足上述要求的邏輯電路。設(shè)A、B、C分別代表特快、直快和普快,開(kāi)車信號(hào)分別為YA、YB、YC。,【解】,第二,寫邏輯函數(shù)式,,習(xí)題20.6.17,旅客列車分特快、直快和普快,并依此為優(yōu)先通行次序。某站在同一時(shí)間只能有一趟列車從車站開(kāi)出,即只能給出一個(gè)開(kāi)車信號(hào),試畫出滿足上述要求的邏輯電路。設(shè)A、B、C分別代表特
44、快、直快和普快,開(kāi)車信號(hào)分別為YA、YB、YC。,,,,,【解】,第三,畫邏輯圖,,習(xí)題20.6.17,旅客列車分特快、直快和普快,并依此為優(yōu)先通行次序。某站在同一時(shí)間只能有一趟列車從車站開(kāi)出,即只能給出一個(gè)開(kāi)車信號(hào),試畫出滿足上述要求的邏輯電路。設(shè)A、B、C分別代表特快、直快和普快,開(kāi)車信號(hào)分別為YA、YB、YC。,,,,,,,,,,習(xí)題20.6.20,某同學(xué)參加四門課程考試,規(guī)定如下: (1)課程A及格得1分,否則得
45、0分; (2)課程B及格得2分,否則得0分; (3)課程C及格得4分,否則得0分; (4)課程D及格得5分,否則得0分。若總得分大于或等于8分,就可結(jié)業(yè)。試用與非門畫出實(shí)現(xiàn)上述要求的邏輯電路。,【解】,第一,列邏輯狀態(tài)表,,,,,【解】,第一,列邏輯狀態(tài)表,,習(xí)題20.6.20,,,,,【解】,第二,寫邏輯函數(shù)式,,習(xí)題20.6.20,某同學(xué)參加四門課程考試,規(guī)定如下:
46、 (1)課程A及格得1分,否則得0分; (2)課程B及格得2分,否則得0分; (3)課程C及格得4分,否則得0分; (4)課程D及格得5分,否則得0分。若總得分大于或等于8分,就可結(jié)業(yè)。試用與非門畫出實(shí)現(xiàn)上述要求的邏輯電路。,,,,,【解】,第三,畫邏輯圖,,習(xí)題20.6.20,某同學(xué)參加四門課程考試,規(guī)定如下: (1)課程A及格得1分,否則得0分;
47、 (2)課程B及格得2分,否則得0分; (3)課程C及格得4分,否則得0分; (4)課程D及格得5分,否則得0分。若總得分大于或等于8分,就可結(jié)業(yè)。試用與非門畫出實(shí)現(xiàn)上述要求的邏輯電路。,,,,20.7 加 法 器,兩個(gè)二進(jìn)制數(shù)之間的算術(shù)運(yùn)算無(wú)論是加、減、乘、除,目前在數(shù)字計(jì)算機(jī)中都是化做若干步加法運(yùn)算進(jìn)行的。因此,加法器是構(gòu)成算術(shù)運(yùn)算器的基本單元。,加法器有半加器和全加器。,,,,20.
48、7 加 法 器,一、半 加 器,半加器是一種不考慮低位送來(lái)的進(jìn)位數(shù),只能對(duì)本位上的兩個(gè)二進(jìn)制數(shù)求和的組合電路。,1 列半加器的邏輯狀態(tài)表,,,,20.7 加 法 器,一、半 加 器,2 寫半加器的邏輯函數(shù)式,半加器是一種不考慮低位送來(lái)的進(jìn)位數(shù),只能對(duì)本位上的兩個(gè)二進(jìn)制數(shù)求和的組合電路。,,,,20.7 加 法 器,一、半 加 器,3 畫半加器的邏輯圖,半加器是一種不考慮低位送來(lái)的進(jìn)位數(shù),只能對(duì)本位上的兩個(gè)二進(jìn)制數(shù)
49、求和的組合電路。,,,,20.7 加 法 器,二、全 加 器,全加器是將低位送來(lái)的進(jìn)位數(shù)連同本位的兩個(gè)二進(jìn)制數(shù)三者一起求和的組合電路。,1 列全加器的邏輯狀態(tài)表,,,,20.7 加 法 器,二、全 加 器,全加器是將低位送來(lái)的進(jìn)位數(shù)連同本位的兩個(gè)二進(jìn)制數(shù)三者一起求和的組合電路。,2 寫全加器的邏輯函數(shù)式,,,,20.7 加 法 器,二、全 加 器,全加器是將低位送來(lái)的進(jìn)位數(shù)連同本位的兩個(gè)二進(jìn)制數(shù)三者一起求和的組合
50、電路。,2 寫全加器的邏輯函數(shù)式,,,,20.7 加 法 器,二、全 加 器,全加器是將低位送來(lái)的進(jìn)位數(shù)連同本位的兩個(gè)二進(jìn)制數(shù)三者一起求和的組合電路。,3 畫全加器的邏輯圖,,,,,例題20.7.1,,【解】,用四個(gè)1位全加器組成一個(gè)邏輯電路以實(shí)現(xiàn)兩個(gè)4位二進(jìn)制數(shù)A---1101和B---1011的加法運(yùn)算。,,,,,一、二進(jìn)制編碼器,用一個(gè)n位的二進(jìn)制數(shù)碼來(lái)表示2n個(gè)控制信息的編碼器。,把二進(jìn)制數(shù)碼按一定規(guī)律編排,使其具有特定
51、的含義,稱為編碼。具有編碼功能的邏輯電路稱為編碼器。,編碼器有二進(jìn)制、二-十進(jìn)制編碼器和優(yōu)先權(quán)編碼器。,20.8 編 碼 器,一、二進(jìn)制編碼器,,,,,1 邏輯圖,2 邏輯式,20.8 編 碼 器,一、二進(jìn)制編碼器,,,,3 編碼表,20.8 編 碼 器,二、二-十進(jìn)制編碼器,,,,將十進(jìn)制的十個(gè)數(shù)碼0~9編成二進(jìn)制代碼的電路。輸入的是0~9十個(gè)數(shù)碼,輸出的是對(duì)應(yīng)的二進(jìn)制代碼。,十進(jìn)制數(shù),20.8 編 碼 器,二、二-十
52、進(jìn)制編碼器,,,,8421編碼表,20.8 編 碼 器,三、二-十進(jìn)制優(yōu)先編碼器,,,,優(yōu)先權(quán)編碼器的邏輯功能是允許輸入端上同時(shí)有多個(gè)信號(hào)輸入,輸出的則是與數(shù)碼大的輸入信號(hào)相對(duì)應(yīng)的二進(jìn)制代碼。,2 74LS147型優(yōu)先編碼器的引腳排列圖,1 優(yōu)先編碼器的邏輯功能,20.8 編 碼 器,三、二-十進(jìn)制優(yōu)先編碼器,,,,3 74LS147型優(yōu)先編碼器的功能表,20.8 編 碼 器,,,,三、二-十進(jìn)制優(yōu)先編碼器,4 邏輯圖,20
53、.8 編 碼 器,,,,譯碼和編碼的過(guò)程相反。譯碼是將二進(jìn)制代碼按其編碼時(shí)的原意譯成對(duì)應(yīng)的信號(hào)或十進(jìn)制數(shù)碼。,一、二進(jìn)制譯碼器,把輸入的一組n位二進(jìn)制代碼譯成對(duì)應(yīng)的2n個(gè)輸出高低電平信號(hào)的譯碼器。,譯碼器有二進(jìn)制譯碼器和二-十進(jìn)制顯示譯碼器。,20.9 譯碼器和數(shù)字顯示,一、二進(jìn)制譯碼器,,,,1 74LS139型雙2線-4線譯碼器的邏輯圖,20.9 譯碼器和數(shù)字顯示,一、二進(jìn)制譯碼器,,,,2 由邏輯圖寫出邏輯式,20.9 譯碼器
54、和數(shù)字顯示,一、二進(jìn)制譯碼器,,,,74LS139型譯碼器的功能表,3 由邏輯式列出狀態(tài)表,20.9 譯碼器和數(shù)字顯示,一、二進(jìn)制譯碼器,,,,4 引腳排列圖和邏輯符號(hào),74LS139型譯碼器內(nèi)部含有兩個(gè)獨(dú)立的2線 - 4線譯碼器,使能控制端低電平有效。,20.9 譯碼器和數(shù)字顯示,? 74LS139型二進(jìn)制譯碼器的引腳排列圖和邏輯符號(hào),,,,,20.9 譯碼器和數(shù)字顯示,一、二進(jìn)制譯碼器,4 引腳排列圖和邏輯符號(hào),? 74LS139型
55、二進(jìn)制譯碼器的引腳排列圖和邏輯符號(hào),,,,,74LS138型譯碼器內(nèi)部含有一個(gè)獨(dú)立的3線 - 8線譯碼器,一個(gè)使能控制端高電平有效,兩個(gè)控制端低電平有效。,使能控制端高電平有效,為1時(shí),可以譯碼;為0時(shí),禁止譯碼。控制端低電平有效,全為0,可以譯碼;有1,禁止譯碼。,20.9 譯碼器和數(shù)字顯示,一、二進(jìn)制譯碼器,4 引腳排列圖和邏輯符號(hào),? 74LS138型二進(jìn)制譯碼器的引腳排列圖,,,,,例題20.9.2,,【解】,邏輯式可用門電路
56、來(lái)實(shí)現(xiàn),也可用譯碼器來(lái)實(shí)現(xiàn)。試用譯碼器實(shí)現(xiàn)邏輯式Y(jié)=AB+BC+CA。,由邏輯式可知是三變量函數(shù),故選用74LS138型3線 - 8線譯碼器。并將邏輯式用最小項(xiàng)表示,因?yàn)?所以,二、二-十進(jìn)制顯示譯碼器,,,,1 半導(dǎo)體數(shù)碼管,20.9 譯碼器和數(shù)字顯示,,,,在數(shù)字儀表、計(jì)算機(jī)和其他數(shù)字系統(tǒng)中,常常要把測(cè)量數(shù)據(jù)和運(yùn)算結(jié)果用十進(jìn)制數(shù)顯示出來(lái)。這就要用顯示譯碼器,它能把“ 8421 ”二 -十進(jìn)制代碼譯成能用顯示器件顯示出的十進(jìn)制數(shù)。,半
57、導(dǎo)體數(shù)碼管又稱為L(zhǎng)ED數(shù)碼管,它將十進(jìn)制數(shù)碼分成七個(gè)字段,每段為一發(fā)光二極管。,? 半導(dǎo)體數(shù)碼管的字形結(jié)構(gòu),若圖中增加表示小數(shù)點(diǎn),則稱為八段顯示,二、二-十進(jìn)制顯示譯碼器,,,,1 半導(dǎo)體數(shù)碼管,20.9 譯碼器和數(shù)字顯示,,,,半導(dǎo)體數(shù)碼管又稱為L(zhǎng)ED數(shù)碼管,它將十進(jìn)制數(shù)碼分成七個(gè)字段,每段為一發(fā)光二極管。,? 半導(dǎo)體數(shù)碼管的字形結(jié)構(gòu),? 半導(dǎo)體數(shù)碼管的兩種接法,共陰極,二、二-十進(jìn)制顯示譯碼器,,,,1 半導(dǎo)體數(shù)碼管,20.9 譯碼
58、器和數(shù)字顯示,,,,半導(dǎo)體數(shù)碼管又稱為L(zhǎng)ED數(shù)碼管,它將十進(jìn)制數(shù)碼分成七個(gè)字段,每段為一發(fā)光二極管。,? 半導(dǎo)體數(shù)碼管的字形結(jié)構(gòu),? 半導(dǎo)體數(shù)碼管的兩種接法,共陽(yáng)極,二、二-十進(jìn)制顯示譯碼器,,,,1 半導(dǎo)體數(shù)碼管,20.9 譯碼器和數(shù)字顯示,,,,二、二-十進(jìn)制顯示譯碼器,,,,2 七段顯示譯碼器,20.9 譯碼器和數(shù)字顯示,,,,七段顯示譯碼器的功能是把“ 8421 ”二-十進(jìn)制代碼譯成對(duì)應(yīng)于數(shù)碼管的七個(gè)字段信號(hào),驅(qū)動(dòng)數(shù)碼管,顯示出
59、相應(yīng)的十進(jìn)制數(shù)碼。,? 74LS247型七段譯碼器的引腳排列圖,二、二-十進(jìn)制顯示譯碼器,,,,2 七段顯示譯碼器,20.9 譯碼器和數(shù)字顯示,,,,? 74LS247型七段譯碼器的引腳功能,,二、二-十進(jìn)制顯示譯碼器,,,,2 七段顯示譯碼器,20.9 譯碼器和數(shù)字顯示,,,,? 74LS247型七段譯碼器的引腳功能,,二、二-十進(jìn)制顯示譯碼器,,,,2 七段顯示譯碼器,20.9 譯碼器和數(shù)字顯示,,,,? 74LS247型七段譯碼器
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 電工第20章 門電路和組合邏輯電路g
- 電工學(xué) 第11章組合邏輯電路
- 第13章 門電路和組合邏輯電路
- 第章習(xí)題門電路和組合邏輯電路
- 第6章 門電路和組合邏輯電路
- 第10章 門電路和組合邏輯電路二
- 第11章 集成邏輯門電路和組合邏輯電路
- 第21章門電路和組合邏輯電路
- 第21章門電路和組合邏輯電路
- 門電路和組合邏輯電路
- 第08章門電路與組合邏輯電路
- 門電路和組合邏輯電路二
- 第5章門電路和組合邏輯電路完整版-1
- 電工與電子技術(shù)門電路與組合邏輯電路
- 實(shí)驗(yàn)1基本門電路的邏輯功能測(cè)試和組合邏輯電路
- 第4章-組合邏輯電路
- 組合邏輯電路和時(shí)序邏輯電路
- 第4章-組合邏輯電路
- 第4章-組合邏輯電路-(1)
- 第13章-門電路和組合電路 11
評(píng)論
0/150
提交評(píng)論