二個(gè)變數(shù)的第摩根定理

1、邏輯電路的分類,1.組合邏輯（combinational logic）：其輸出狀態(tài)直接由輸入的組合來決定，並不涉及線路過去的輸出狀態(tài)。2.循序邏輯（sequential logic）：其輸出狀態(tài)除了與當(dāng)時(shí)的輸入有關(guān)之外，還受到記憶體所處狀態(tài)的影響，而記憶體的狀態(tài)乃是先前輸入所造成的結(jié)果。,組合邏輯的設(shè)計(jì)步驟,1. 依功能要求列出真值表。2. 依真值表列出標(biāo)準(zhǔn)布林代數(shù)式（SSOP或SPOS），並利用卡諾圖法將之化為布林最簡式。

2、3. 依布林最簡式繪出電路簡圖。4. 將電路改成NAND-NAND或NOR-NOR等最節(jié)省IC的方式。5. 完成最後的電路裝配。,半加器,,半加器可執(zhí)行2個(gè)位元的相加。,,▼ 表6-4 半加器的真值表,半加器的符號與電路,(a) 半加器符號,(b) 半加器電路圖,(c) NAND取代的半加器電路,▲ 圖 6-7 半加器的符號與電路,,,全加器,全加器可執(zhí)行3個(gè)位元的相加。,▼ 表6-5 全加器的真值表,全加器的電路,▲ 圖 6-9

3、 全加器的電路圖,由半加器組成全加器,一個(gè)全加器相當(dāng)於2個(gè)半加器與1個(gè)OR閘組合而成。,▲ 圖 6-10 以二個(gè)半加器及一個(gè)OR gate組成的全加器電路,4位元並加器,▲ 圖 6-12 4位元並加器,(a) 4位元加法原理,(b) 方塊圖,BCD加法器電路,▲ 圖 6-15 BCD加法器電路,,,半減器,半減器可執(zhí)行2個(gè)位元的相減。,▼ 表6-6 半減器的真值表,半減器的符號與電路,(a) 半減器符號,(b) 半減器電路圖,▲

4、 圖 6-16 半減器的符號與電路,,,全減器,全減器可執(zhí)行3個(gè)位元的相減。,▼ 表6-7 全減器的真值表,全減器的電路,▲ 圖 6-18 全減器的電路圖,由半減器組成全減器,▲ 圖 6-19 以二個(gè)半減器及一個(gè)OR gate組成的全減器電路,一個(gè)全減器相當(dāng)於2個(gè)半減器與1個(gè)OR閘組合而成。,規(guī)格： 其中：n為輸入，m為輸出，,解碼器（decoder）,1. 將n個(gè)位元的二進(jìn)碼轉(zhuǎn)換成 個(gè)獨(dú)立的積項(xiàng)（或和項(xiàng)

5、）。2. 將BCD碼轉(zhuǎn)換成七段顯示碼來驅(qū)動(dòng)七段顯示器。,功用：,產(chǎn)生標(biāo)準(zhǔn)積項(xiàng)的解碼器,▲ 圖 6-21 解碼器（產(chǎn)生標(biāo)準(zhǔn)積項(xiàng)）,▼ 表6-9 圖6-21的真值表,產(chǎn)生標(biāo)準(zhǔn)和項(xiàng)的解碼器,▼ 表6-10 圖6-22的真值表,▲ 圖 6-22 解碼器（產(chǎn)生標(biāo)準(zhǔn)和項(xiàng)）,常用的解碼器,7447：BCD碼對共陽極7段顯示器的解碼器。7448：BCD碼對共陰極7段顯示器的解碼器。74139：雙組的2對4解碼∕解多工器。74138：3對

6、8解碼∕解多工器。7442：BCD碼對十進(jìn)碼解碼器。,IC 74138,▲ 圖 6-23 74138（ ）解碼/解多工器電路,7段顯示器的結(jié)構(gòu)與字型,(a)7段顯示器結(jié)構(gòu),(b)組合字型,▲ 圖 6-25 7段顯示器的結(jié)構(gòu)與字型,IC 7447,▲ 圖 6-26 7447的接腳圖,1. BI/RBO：遮沒輸入/漣波遮沒輸出。2. LT：燈泡測試（Lamp Test）輸入。3. RBI：漣波遮沒輸入。,無效零的

7、遮沒電路（BI/RBO及RBI）,▲ 圖 6-28 無效零遮沒連接電路,解多工器（DEMUX）,規(guī)格：,其中：1 為輸入 為輸出 n 為選擇線,功用：資訊分配。,解碼器∕解多工器,▲ 圖 6-30 具有致能輸入的2對4線解碼器,▼ 表6-10 2對4解多工器真值表,解多工器的方塊圖與符號,(a) 方塊圖,(b) 電路符號,▲ 圖 6-31 解多工器的方塊圖及電路符號,編碼器（

8、encoder）,功用：把鍵盤上的字元與符號轉(zhuǎn)換ASCII（美國標(biāo)準(zhǔn)資訊交換碼）或二進(jìn)位值。編碼器種類：或閘編碼器、二極體矩陣式編碼器 、電晶體點(diǎn)距陣式編碼器。規(guī)格： 其中：n為輸入 m為輸出,,或閘編碼器的電路,▲ 圖 6-32 八進(jìn)位對二進(jìn)位的編碼器,或閘編碼器的真值表,▼ 表6-15 八進(jìn)位對二進(jìn)位編碼器的真值表,二極體矩陣

9、式編碼器,,矩陣電路由許多橫線與直線所構(gòu)成，但每一條線與直線並無相互連接。,▲ 圖 6-33 二極體矩陣式編碼器,IC74147：優(yōu)先編碼器,按下多個(gè)按鍵但只有一個(gè)按鍵有效的電路，稱之為優(yōu)先編碼器。,▼ 表6-16 74147的功能表,74147的實(shí)用電路,▲ 圖 6-34 74147的實(shí)用電路,多工器（MUX）,其中： 為輸入 1 為輸出 為選擇線,功用：資訊選擇。,規(guī)格：,4對

10、1多工器,▼ 表6-17 圖6-35的功能表,▲ 圖 6-35 4對1多工器的電路圖,多工器的方塊圖與電路圖,▲ 圖 6-36 多工器的方塊圖與電路符號,多工器的應(yīng)用,1. 信號選擇。2. 並列信號轉(zhuǎn)換為串列信號。3. 設(shè)計(jì)組合邏輯電路。,利用多工器設(shè)計(jì)組合邏輯電路,,設(shè)計(jì)n個(gè)變數(shù)：,1.繪出布林函數(shù)的真值表。2.將輸入變數(shù)連接到多工器的選擇線接腳。3.將真值表的輸出值填到多工器的對應(yīng)輸入端。,設(shè)計(jì)n +

11、 1個(gè)變數(shù)：,1.繪出布林函數(shù)的真值表。2.將最後一個(gè)變數(shù)經(jīng)NOT（或許不必，視情況而定）再接至多工器的輸入端，其餘變數(shù)接至多工器的選擇線。3.由布林函數(shù)的真值表，將函數(shù)值填入多工器的輸入端。,多工器/解多工器,要把多工器與解多工器做成一顆IC，則所用的電路必須具有雙向?qū)щ姷奶匦浴?構(gòu)造：由解碼器與傳輸閘組合而成。應(yīng)用：做串列資料與並列資料的相互轉(zhuǎn)換。,八通道多工/解多工器,▲ 圖 6-37 八通道多工/解多工器,可程

12、式化邏輯元件（PLD）的優(yōu)點(diǎn),1. IC數(shù)減少，成本降低，庫存管理較為簡單。2. 組合電路的佈線可省略，電路製作的時(shí)間減少。3. 產(chǎn)品開發(fā)時(shí)程短，競爭力強(qiáng)。4. IC數(shù)目減少，電路較穩(wěn)定。5. 有保密性熔絲，可防止產(chǎn)品被仿製。6. 電路濃縮一顆IC內(nèi)，減少可傳遞延遲時(shí)間，速度較快。,可程式化邏輯陣列（PLA）的方塊圖,▲ 圖 6-40 具有K個(gè)積項(xiàng)的 PLA方塊圖,具有6個(gè)積項(xiàng)的4×3 PLA,

13、▲ 圖 6-41 具有6個(gè)積項(xiàng)的4×3 PLA,可規(guī)劃輸出狀態(tài)之PLA,▲ 圖 6-42 可規(guī)劃輸出狀態(tài)之具有6個(gè)積項(xiàng)的4×3 PLA,PLA的電路簡化,▲ 圖 6-43 具有6個(gè)積項(xiàng)的4×3 PLA簡化圖,PLA的方塊圖,熔絲總數(shù)：1. 輸出端不接NOT，熔絲數(shù)= 。2. 輸出端接有NOT，熔絲數(shù)= 。,▲ 圖 6-44 具有K個(gè)積項(xiàng)的n×m

14、 PLA簡化圖,可程式陣列邏輯（PAL）,▲ 圖 6-49 具有6個(gè)積項(xiàng)的4×3 PAL,PAL與PLA的差異,1. PLA的OR閘輸入端採固定式（沒有熔絲），而PLA則用熔絲連接。2. PAL的部分輸出端有串接到輸入端。,PAL的規(guī)劃步驟,1. 定義輸入、輸出變數(shù)。2. 依電路功能要求，列出各輸出端的布林函數(shù)。3. 利用PALASM.EXE程式，將布林函數(shù)轉(zhuǎn)為JED檔。4.利用燒錄程式及燒錄器，將JED檔燒入PA

15、L中。,PAL的編號,MMI公司的編號方式：,AMD公司的編號方式：,可重複燒錄的PLD,常用之可重複燒錄的PLD有兩種：1.閘陣列邏輯（GAL）：可重複燒錄約100次。2.可程式電氣清除邏輯（PEEL）：可重複燒錄約1000次。,RAM與ROM的特性,1.隨機(jī)存取記憶體（RAM）(1)儲存使用者的程式及資料。(2)可讀可寫。(3)揮發(fā)性。2.唯讀記憶體（ROM）(1)儲存廠商提供的系統(tǒng)程式及